技術(shù)編號(hào)：84253
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。 本發(fā)明涉及一種掃描可測(cè)試(scan-testable)邏輯電路以及一種用于測(cè)試掃描可測(cè)試邏輯電路的方法。美國(guó)專利3,761,695最初公開了如圖1描繪的根據(jù)LSSD-設(shè)計(jì)規(guī)則的傳統(tǒng)電路設(shè)計(jì)。LSSD表示電平敏感掃描設(shè)計(jì)。該電路包含兩種不同種類的鎖存器14和16。鎖存器16是常規(guī)的d鎖存器。D鎖存器具有一個(gè)輸入d(數(shù)據(jù)輸入)和一個(gè)輸出q(數(shù)據(jù)輸出)。此外，d鎖存器16具有圖1中稱為clk2的時(shí)鐘輸入。只要時(shí)鐘輸入clk2為低，輸出q就不呈現(xiàn)圖1中在d鎖存器16輸入d上的值。該鎖存器是“不透明的”，并且來自于鎖存器1...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。