技術編號：7521516
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及集成電路，是低功耗電路的結構設計。背景技術由于ー些大規(guī)模電路中存在許多由控制電路控制的選擇器電路，在芯片初始上電時，控制電路統(tǒng)ー輸出固定為0或I的控制位，這 會導致選擇器任何一路都不導通，輸出為一浮空電平，從而導致后面所接的門電路的PMOS和NMOS同時導通，產(chǎn)生ー個靜態(tài)短路電流，這個短路電流增加了芯片的靜態(tài)功耗，直到控制電路開始工作使得選擇器的一路被控制位選通，這個靜態(tài)短路電流才會消失。尤其對于可編程邏輯陣列中的選擇器電路，如果該選擇器沒有被用...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。