技術(shù)編號(hào)：7510514
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明是有關(guān)于一種受控延遲線與其穩(wěn)壓補(bǔ)償電路。 背景抹術(shù)延遲線(delay line)可應(yīng)用鎖相回路(PLL)，延遲回路(DLL)或時(shí)間間隔 測(cè)量等應(yīng)用中。此外，延遲線亦可應(yīng)用于鎖相回路與延遲回路的抖動(dòng)測(cè)量中。但現(xiàn)有的可控延遲線設(shè)計(jì)，易受到電源源變動(dòng)的影響，設(shè)計(jì)成本高，操 作速度受限，且其最大延遲量也受限。故而，較好能有一種可控延遲線，其可減少電源電壓變動(dòng)所帶來(lái)的影 響，增加操作速度與最大延遲量。發(fā)明內(nèi)容有鑒于此，本發(fā)明的觀點(diǎn)之一就是在提供一種可控延遲線，...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無(wú)完整電路圖，適合研究學(xué)習(xí)。