技術編號：7163627
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體制造，尤其涉及一種。背景技術隨著半導體產業(yè)進入高性能與多功能的集成電路新時代，集成電路內元件的密度會隨之增加，而元件尺寸以及零件或元件之間的間距會隨之縮小。在過去要達成上述目的，僅受限于光刻技術定義結構的能力，現(xiàn)有技術中，具有較小尺寸的元件的幾何特征產生了新的限制因素。例如，當導電圖案之間的距離縮小時，任意兩相鄰的導電圖案所產生的電容(為用以隔開導電圖案之間的距離的絕緣材料的介電常數(shù)K的函數(shù))會增加。此增加的電容會導致導體間的電容耦合上升，...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。