技術(shù)編號：7055477
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明提供了一種SOT封裝類芯片引腳三維尺寸缺陷并行檢測方法。該方法將單個SOT封裝芯片的檢測流程劃分為7個過程，并分別封裝在7個線程中。流程線程函數(shù)按照檢測流程包括串口檢測線程、圖像采集線程、圖像檢測線程、結(jié)果分析線程、同步編碼線程、界面刷新線程和數(shù)據(jù)庫備份線程。多個SOT封裝芯片的檢測流程并行運行。其中圖像采集線程、圖像檢測線程、結(jié)果分析線程各包含兩個模塊平面圖像檢測模塊和引腳高度檢測模塊。該方法既可以實現(xiàn)多個芯片的并行檢測，又可以實現(xiàn)平面引腳尺寸檢測...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。