技術(shù)編號：7010454
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及集成電路器件，且更具體而言，涉及包括周邊電容阱結(jié)的肖特基勢壘二極管(SBD)集成電路器件。背景技術(shù)肖特基勢壘為電勢壘，其形成在金屬與半導(dǎo)體相交的結(jié)處。該肖特基勢壘為整流器的形式，其良好操作為二極管。肖特基勢壘典型具有較低的結(jié)電壓，以及當(dāng)相比于標(biāo)準(zhǔn)的 P-N半導(dǎo)體結(jié)時，在金屬中具有減小的耗盡寬度。如果金屬半導(dǎo)體結(jié)不整流電流，則其充當(dāng)歐姆接觸。肖特基勢壘的該整流特性取決于金屬的功函數(shù)、本征半導(dǎo)體的帶隙、在半導(dǎo)體中的慘雜劑的種類和濃度等。常規(guī)肖特基勢壘...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。