技術(shù)編號(hào)：6942251
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路，尤其涉及一種動(dòng)態(tài)柵極電阻調(diào)制的柵極耦合NMOS管。背景技術(shù)靜電放電(ESD)是在一個(gè)集成電路浮接的情況下，大量的電荷從外向內(nèi)灌入集 成電路的瞬時(shí)過(guò)程，整個(gè)過(guò)程大約耗時(shí)IOOns ；以及集成電路內(nèi)由于摩擦等積聚了電荷在 內(nèi)部，當(dāng)集成電路的某個(gè)管腳接地時(shí)內(nèi)部的電荷泄放到地的過(guò)程。這個(gè)過(guò)程大約耗時(shí)約 1.5ns。此外，在集成電路放電時(shí)會(huì)產(chǎn)生數(shù)百甚至數(shù)千伏特的高壓，這會(huì)打穿集成電路中的 輸入級(jí)的柵氧化層。隨著集成電路中的MOS管的尺寸越來(lái)越小，...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。