技術(shù)編號：6872202
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及。背景技術(shù) 作為這種疊層電容器，已知的有具有交互疊層多層介電體層與多個內(nèi)部電極的疊層體，和在該疊層體上形成的多個端子導(dǎo)體的疊層電容器。在數(shù)字電器中裝載的中央處理器(CPU)的供給用電源，在向低電壓化推進(jìn)，而負(fù)載電流也在增大。所以，對于負(fù)載電流的急劇變化，將電源電壓的變動抑制在容許值之內(nèi)就非常困難，為此在電源中連接被稱為去耦電容器的疊層電容器。而且，在負(fù)載電流過渡性地變動時，從該疊層電容器向CPU供給電流，抑制電源電壓的變動。近年來，伴隨著CPU的...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。