技術(shù)編號(hào)：6868985
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體處理，更具體而言涉及用于等離子體處理柵疊層以 調(diào)節(jié)柵疊層的功函數(shù)的方法。柵疊層包含形成在襯底上的介電層和形成在 介電層上的含金屬柵電極層。背景技術(shù)在半導(dǎo)體工業(yè)中，微電子器件的最小特征尺寸正逼近深亞微米體系以 滿足更快的、更低功率的微處理器和數(shù)字電路的需求。為實(shí)現(xiàn)集成電路器件的進(jìn)一步微型化，基于Si的微電子技術(shù)當(dāng)前面臨嚴(yán)重的材料挑戰(zhàn)。包含 Si02柵極電介質(zhì)和退化摻雜多晶Si柵電極的柵疊層(這種結(jié)構(gòu)好幾十年來(lái)都用于半導(dǎo)體工業(yè))將被具有更高電容...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。