技術(shù)編號(hào)：6857250
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明系涉及集成電路的抗靜電放電技術(shù)，特別是涉及側(cè)向半導(dǎo)體控制整流器的環(huán)形組件結(jié)構(gòu)，以較小的布局面積提供較佳的靜電放電保護(hù)能力。有鑒于半導(dǎo)體技術(shù)的進(jìn)步，CMOS組件的尺寸已降至亞微米，甚至半微米等級(jí)。而隨此先進(jìn)技術(shù)造成的組件型態(tài)，包括有如甚薄的柵極氧化層、較短的晶體管信道區(qū)、源極和漏極漏極區(qū)的淺結(jié)(shallow junction)、具有輕摻雜漏極(LDD)特性的結(jié)構(gòu)、以及金屬硅化物的擴(kuò)散(silicided diffusion)工藝等等，俱皆減弱由此CM...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。