技術(shù)編號:6646039
提示:您尚未登錄,請點 登 陸 后下載,如果您還沒有賬戶請點 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及專用集成電路綜合,特別是。背景技術(shù) 在專用集成電路(ASIC)的設(shè)計過程中,一般先使用硬件描述語言(Verilog)、超高速集成電路硬件描述語言(VHDL)等電子設(shè)計自動化(EDA)設(shè)計語言設(shè)計出邏輯電路,再通過綜合工具轉(zhuǎn)換成實際的門級電路。所謂綜合就是將所設(shè)計的邏輯電路代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路。對一個ASIC設(shè)計的綜合策略有自上而下(Top Down)和自下而上(Bottom Up)兩種方式。Top Down方式就是將設(shè)計讀入綜合工...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。
請注意,此類技術(shù)沒有源代碼,用于學(xué)習(xí)研究技術(shù)思路。