技術(shù)編號：6560293
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及微處理器事務(wù)處理，具體涉及一種，它解決了由于非最佳的超高速緩存線讀取排序而導(dǎo)致由微處理器引起的停止周期(stall cycle)的問題。背景技術(shù) 在諸如x86兼容的微處理器之類的當(dāng)今的微處理器中，在系統(tǒng)總線上完成到存儲(chǔ)器的事務(wù)處理/來自存儲(chǔ)器的事務(wù)處理(即讀取和寫入事務(wù)處理)。這些事務(wù)處理包括請求階段和數(shù)據(jù)(即響應(yīng))階段。在所述請求階段期間，通過地址信號組來提供事務(wù)處理的地址和事務(wù)處理類型。所述地址信號組通常包括地址總線、一組對應(yīng)的地址選通信號和...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。