技術(shù)編號：6555950
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明是涉及一種加載方法，特別是一種。背景技術(shù) 傳統(tǒng)上的數(shù)字電路大部分是以TTL邏輯族為主，它不僅在設(shè)計上費(fèi)時，在制作上更是費(fèi)工，且隨著工業(yè)科技的迅速發(fā)展，對數(shù)字電路的需求越來越大，所要求的功能也越來越復(fù)雜，因此，產(chǎn)生可程序數(shù)組邏輯器(FPGA)及復(fù)雜式可程序邏輯器(CPLD)，其內(nèi)部的邏輯閘數(shù)從數(shù)百個邏輯閘到數(shù)百萬邏輯閘都有，而設(shè)計方式也由以往的閘層次(gate-level)，發(fā)展至近年來的硬件描述語言(HDL)。因此，目前數(shù)字電路的設(shè)計是透過FPGA及...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。