技術(shù)編號(hào)：6380062
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及微電子學(xué)的領(lǐng)域，尤其指一種裝置及方法使程序員得以命令微處理器預(yù)取一處于獨(dú)占(exclusive)MESI(修改，獨(dú)占，共享，無(wú)效)狀態(tài)的高速緩存管線(cache line)至其內(nèi)部高速緩存(internal cache)。背景技術(shù) 如今的微處理器，其內(nèi)部邏輯區(qū)段(logic block)間的數(shù)據(jù)傳輸速度遠(yuǎn)超過(guò)其與外部?jī)?nèi)存的存取速度。在一個(gè)x86桌上型計(jì)算機(jī)配置中，其總線(bus)與系統(tǒng)內(nèi)存之間的接口運(yùn)行速率是以兆赫(megahertz)的百倍計(jì)，...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。