技術(shù)編號(hào):12489668
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域,特別涉及一種支持多協(xié)議的鎖相環(huán)。背景技術(shù)鎖相環(huán)(PhaseLockedLoop,PLL)是一種反饋電路,通過(guò)外部輸入的低頻率的參考信號(hào)控制電路輸出的高頻率振蕩信號(hào)的頻率和相位。PLL可為其它電路提供精確、穩(wěn)定的時(shí)鐘信號(hào),在有線數(shù)據(jù)傳輸和無(wú)線通信中都具有重要的作用。PLL的基本原理圖如圖1所示,主要包含鑒頻鑒相器、電荷泵、低通濾波器、壓控振蕩器(VoltageControlledOscillator)和分頻器等模塊。fREF為輸入?yún)⒖夹盘?hào),fOUT為PLL的輸出信號(hào)...
注意:該技術(shù)已申請(qǐng)專(zhuān)利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專(zhuān)利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。
該類(lèi)技術(shù)注重原理思路,無(wú)完整電路圖,適合研究學(xué)習(xí)。