一種低相噪雷達(dá)頻率源產(chǎn)生電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于雷達(dá)技術(shù)領(lǐng)域，涉及一種低相噪雷達(dá)頻率源產(chǎn)生電路。
【背景技術(shù)】
[0002]S波段雷達(dá)導(dǎo)引頭頻率源一般要求在IkHz頻偏相相位噪聲優(yōu)于-105dBc/Hz，1KHz優(yōu)于-125dBc/Hz。相位噪聲是雷達(dá)頻率源的最重要指標(biāo)之一，相位噪聲會(huì)引起基帶信噪比下降，進(jìn)而影響雷達(dá)對(duì)目標(biāo)的分辨能力。目前所用的雷達(dá)系統(tǒng)性能低、頻率源相噪較高、抗雜波能力差。

【發(fā)明內(nèi)容】

[0003]為了解決【背景技術(shù)】中存在的上述技術(shù)問題，本發(fā)明提供了一種低相噪雷達(dá)頻率源、可獲得較高的雷達(dá)改善因子以及可提高抗干擾能力的低相噪雷達(dá)頻率源產(chǎn)生電路。
[0004]本發(fā)明的技術(shù)解決方案是:本發(fā)明提供了一種低相噪雷達(dá)頻率源產(chǎn)生電路，其特殊之處在于:所述低相噪雷達(dá)頻率源產(chǎn)生電路包括采樣時(shí)鐘電路、頻率源產(chǎn)生芯片、FPGA以及頻率源輸出端；所述采樣時(shí)鐘電路以及FPGA分別接入頻率源產(chǎn)生芯片；所述頻率源產(chǎn)生芯片接入頻率源輸出端。
[0005]上述采樣時(shí)鐘電路包括頻率綜合器以及平衡不平衡轉(zhuǎn)換器；所述頻率綜合器通過平衡不平衡轉(zhuǎn)換器接入頻率源產(chǎn)生芯片。
[0006]上述低相噪雷達(dá)頻率源產(chǎn)生電路還包括射頻變壓器以及濾波器；所述頻率源產(chǎn)生芯片依次通過射頻變壓器以及濾波器接入頻率源輸出端。
[0007]上述濾波器是多階帶通濾波器。
[0008]上述濾波器是五級(jí)帶通濾波器。
[0009]上述濾波器包括第一電感、第一電容、第二電感、第二電容、第三電感以及第三電容；所述第一電感、第一電容、第三電感以及第三電容依次串聯(lián)；所述第二電感的一端接地，另一端與第三電感串聯(lián)；所述第二電容的一端接地，另一端與第三電感串聯(lián)；所述射頻變壓器接入第一電感；所述第三電容接入頻率源輸出端。
[0010]上述濾波器還包括設(shè)置在第三電容與頻率源輸出端之間的第四電感、第四電容、第五電感以及第五電容；所述第三電容依次通過第五電感和第五電容接入頻率源輸出端；所述第四電感的一端接地，另一端與第五電感串聯(lián)；所述第四電容的一端接地，另一端與第五電感串聯(lián)。
[0011]上述頻率源產(chǎn)生芯片是JDDS9910。
[0012]本發(fā)明的優(yōu)點(diǎn)是:
[0013]本發(fā)明所提供的低相噪雷達(dá)頻率源產(chǎn)生電路，是由外部高穩(wěn)定頻率綜合器Gl提供時(shí)鐘，經(jīng)單端轉(zhuǎn)差分巴倫NI為DDS頻率源專用產(chǎn)生芯片D2提供采樣時(shí)鐘，Dl通過SPI接口寫入頻率、幅度及相位控制字進(jìn)入到D2的ROM中。更新D2的I/0JJPDATE引腳上升沿，生效三種控制字內(nèi)容，完成D2配置后，D2輸出30MHz頻率和功率為-1OdB的信號(hào)，經(jīng)射頻變壓器N2差分轉(zhuǎn)單端后，進(jìn)入五級(jí)專用帶通濾波器Zl濾波，輸出低相噪雷達(dá)頻率源^ut=30ΜΗζο本發(fā)明所提供的低相噪雷達(dá)頻率源設(shè)計(jì)方法，相位噪聲能夠達(dá)到IkHz頻偏處為-128dBc/Hz，1kHz頻偏處達(dá)到-143dBc/Hz，極大的改善了目前雷達(dá)導(dǎo)引頭頻率源的相位噪聲指標(biāo)，有效提高雷達(dá)改善因子，保證雷達(dá)在強(qiáng)雜波環(huán)境中仍然可以捕捉目標(biāo)，提高雷達(dá)在復(fù)雜背景下的目標(biāo)搜索、定位及武器的精確打擊能力。
【附圖說明】
[0014]圖1是本發(fā)明所提供的低相噪雷達(dá)頻率源產(chǎn)生電路的框架原理圖；
[0015]圖2是本發(fā)明所采用的濾波電路的原理示意圖。
【具體實(shí)施方式】
[0016]參見圖1，本發(fā)明提供了一種低相噪雷達(dá)頻率源產(chǎn)生電路，該低相噪雷達(dá)頻率源產(chǎn)生電路包括采樣時(shí)鐘電路、頻率源產(chǎn)生芯片、FPGA以及頻率源輸出端；采樣時(shí)鐘電路以及FPGA分別接入頻率源產(chǎn)生芯片；頻率源產(chǎn)生芯片接入頻率源輸出端；采樣時(shí)鐘電路包括頻率綜合器以及平衡不平衡轉(zhuǎn)換器；頻率綜合器通過平衡不平衡轉(zhuǎn)換器接入頻率源產(chǎn)生芯片。
[0017]低相噪雷達(dá)頻率源產(chǎn)生電路還包括射頻變壓器以及濾波器；頻率源產(chǎn)生芯片依次通過射頻變壓器以及濾波器接入頻率源輸出端。
[0018]濾波器是多階帶通濾波器，尤其是五級(jí)帶通濾波器。
[0019]參見圖2，本發(fā)明所采用的濾波器包括第一電感L1、第一電容Cl、第二電感L2、第二電容C2、第三電感L3以及第三電容C3 ;第一電感L1、第一電容Cl、第三電感L3以及第三電容C3依次串聯(lián)；第二電感L2的一端接地，另一端與第三電感L3串聯(lián)；第二電容C2的一端接地，另一端與第三電感L3串聯(lián)；射頻變壓器N2接入第一電感LI ;第三電容C接入頻率源輸出端。
[0020]同時(shí)，濾波器還包括設(shè)置在第三電容C3與頻率源輸出端之間的第四電感L4、第四電容C4、第五電感L5以及第五電容C5 ;第三電容C3依次通過第五電感L5和第五電容C5接入頻率源輸出端；第四電感L4的一端接地，另一端與第五電感L5串聯(lián)；第四電容C4的一端接地，另一端與第五電感L5串聯(lián)。
[0021]頻率源產(chǎn)生芯片是JDDS9910。
[0022]硬件:采樣FPGA+JDDS9910實(shí)現(xiàn)雷達(dá)頻率源產(chǎn)生電路，采用射頻變壓器改善輸入輸出信號(hào)特性，利用專用濾波器為輸出信號(hào)濾波等。
[0023]邏輯:FPGA邏輯通過JDDS9910的SPI接口對(duì)雷達(dá)頻率源的頻率、相位、噪聲等參數(shù)進(jìn)行控制，得到特定系統(tǒng)所需頻率源，本系統(tǒng)為30MHz。
[0024]系統(tǒng)由外部高穩(wěn)定頻率綜合器Gl提供時(shí)鐘(sys_Clk = 240MHz)，經(jīng)單端轉(zhuǎn)差分巴倫(平衡不平衡轉(zhuǎn)換器)N1(ETC1-1-13+)為DDS頻率源專用產(chǎn)生芯片D2(JDDS9910)提供采樣時(shí)鐘，D1(XQ2V1000)通過SPI接口寫入頻率(FTW)、幅度(ASF)及相位控制字進(jìn)入到D2的ROM中。更新D2的I/0JJPDATE引腳上升沿，生效三種控制字內(nèi)容，完成D2配置后，D2輸出30MHz頻率和功率為-1OdB的信號(hào)，經(jīng)射頻變壓器N2 (TC1-1TG2+)差分轉(zhuǎn)單端后，進(jìn)入專用五級(jí)專用帶通濾波器Zl濾波，輸出低相噪雷達(dá)頻率源Tciut= 30MHzO
【主權(quán)項(xiàng)】
1.一種低相噪雷達(dá)頻率源產(chǎn)生電路，其特征在于:所述低相噪雷達(dá)頻率源產(chǎn)生電路包括采樣時(shí)鐘電路、頻率源產(chǎn)生芯片、FPGA以及頻率源輸出端；所述采樣時(shí)鐘電路以及FPGA分別接入頻率源產(chǎn)生芯片；所述頻率源產(chǎn)生芯片接入頻率源輸出端。2.根據(jù)權(quán)利要求1所述的低相噪雷達(dá)頻率源產(chǎn)生電路，其特征在于:所述采樣時(shí)鐘電路包括頻率綜合器以及平衡不平衡轉(zhuǎn)換器；所述頻率綜合器通過平衡不平衡轉(zhuǎn)換器接入頻率源產(chǎn)生芯片。3.根據(jù)權(quán)利要求2所述的低相噪雷達(dá)頻率源產(chǎn)生電路，其特征在于:所述低相噪雷達(dá)頻率源產(chǎn)生電路還包括射頻變壓器以及濾波器；所述頻率源產(chǎn)生芯片依次通過射頻變壓器以及濾波器接入頻率源輸出端。4.根據(jù)權(quán)利要求3所述的低相噪雷達(dá)頻率源產(chǎn)生電路，其特征在于:所述濾波器是多階帶通濾波器。5.根據(jù)權(quán)利要求4所述的低相噪雷達(dá)頻率源產(chǎn)生電路，其特征在于:所述濾波器是五級(jí)帶通濾波器。6.根據(jù)權(quán)利要求3或4或5所述的低相噪雷達(dá)頻率源產(chǎn)生電路，其特征在于:所述濾波器包括第一電感、第一電容、第二電感、第二電容、第三電感以及第三電容；所述第一電感、第一電容、第三電感以及第三電容依次串聯(lián)；所述第二電感的一端接地，另一端與第三電感串聯(lián)；所述第二電容的一端接地，另一端與第三電感串聯(lián)；所述射頻變壓器接入第一電感；所述第三電容接入頻率源輸出端。7.根據(jù)權(quán)利要求6所述的低相噪雷達(dá)頻率源產(chǎn)生電路，其特征在于:所述濾波器還包括設(shè)置在第三電容與頻率源輸出端之間的第四電感、第四電容、第五電感以及第五電容；所述第三電容依次通過第五電感和第五電容接入頻率源輸出端；所述第四電感的一端接地，另一端與第五電感串聯(lián)；所述第四電容的一端接地，另一端與第五電感串聯(lián)。8.根據(jù)權(quán)利要求7所述的低相噪雷達(dá)頻率源產(chǎn)生電路，其特征在于:所述頻率源產(chǎn)生芯片是JDDS9910。
【專利摘要】一種低相噪雷達(dá)頻率源產(chǎn)生電路，其包括采樣時(shí)鐘電路、頻率源產(chǎn)生芯片、FPGA以及頻率源輸出端；采樣時(shí)鐘電路以及FPGA分別接入頻率源產(chǎn)生芯片；頻率源產(chǎn)生芯片接入頻率源輸出端。本發(fā)明提供了一種低相噪雷達(dá)頻率源、可獲得較高的雷達(dá)改善因子以及可提高抗干擾能力的低相噪雷達(dá)頻率源產(chǎn)生電路。
【IPC分類】H03L7/085
【公開號(hào)】CN105656476
【申請(qǐng)?zhí)枴?br>【發(fā)明人】張曉曦, 楚要?dú)J, 王國(guó)東, 劉碩, 裴靜靜
【申請(qǐng)人】中國(guó)航空工業(yè)集團(tuán)公司第六三一研究所
【公開日】2016年6月8日
【申請(qǐng)日】2014年12月1日