半導(dǎo)體器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件，特別是涉及一種包含F(xiàn)inFET工藝獨(dú)立柵反相器的半導(dǎo)體器件。
【背景技術(shù)】
[0002]CMOS數(shù)字IC的設(shè)計(jì)通?？梢苑譃槿ㄖ圃O(shè)計(jì)和半定制設(shè)計(jì)。全定制設(shè)計(jì)是一種基于晶體管級(jí)的設(shè)計(jì)方法，電路的所有器件、互連和版圖均都采用直接設(shè)計(jì)。例如針對(duì)每個(gè)MOSFET定制其特有的長(zhǎng)寬比等參數(shù)、針對(duì)每條關(guān)鍵路徑通過(guò)調(diào)節(jié)布線的多晶硅摻雜濃度或者金屬材質(zhì)、寬度等參數(shù)進(jìn)而調(diào)節(jié)其具體的寄生散布參數(shù)。全定制設(shè)計(jì)能夠更好提高器件性能，但是耗時(shí)較多，難以完全實(shí)現(xiàn)自動(dòng)化設(shè)計(jì)。半定制設(shè)計(jì)可以是基于門陣列或者基于標(biāo)準(zhǔn)單元庫(kù)的設(shè)計(jì)。
[0003]標(biāo)準(zhǔn)單元庫(kù)是VLSI自動(dòng)化設(shè)計(jì)的基礎(chǔ)，是指把電路設(shè)計(jì)中一些基本邏輯單元，諸如門電路、多路開關(guān)、觸發(fā)器等，按照最佳設(shè)計(jì)原則設(shè)計(jì)，在進(jìn)行IC設(shè)計(jì)時(shí)，僅需要根據(jù)電路要求從標(biāo)準(zhǔn)庫(kù)中調(diào)用所需的標(biāo)注單元，即能進(jìn)行自動(dòng)邏輯綜合和自動(dòng)布局布線。應(yīng)用優(yōu)化的標(biāo)準(zhǔn)庫(kù)能夠自動(dòng)進(jìn)行邏輯綜合和版圖布局布線，提高設(shè)計(jì)效率。
[0004]一種基于標(biāo)準(zhǔn)單元庫(kù)的傳統(tǒng)的CMOS反相器的器件原理圖如圖1A所示，其相應(yīng)的版圖結(jié)構(gòu)設(shè)計(jì)如圖1B所示。其中，PMOS器件的襯底電壓連接高電位VDD，而NMOS器件襯底電壓連接低電位GND。
[0005]另一方面，隨著器件尺寸等比例縮減至22nm技術(shù)以及以下，諸如鰭片場(chǎng)效應(yīng)晶體管(FinFET)和三柵(tr1-gate)器件的三維多柵器件成為最有前途的新器件技術(shù)之一，這些結(jié)構(gòu)增強(qiáng)了柵極控制能力、抑制了漏電與短溝道效應(yīng)。FinFET和三柵器件與平面CMOS器件不同，是三維(3D)器件。通常，通過(guò)選擇性干法或者濕法刻蝕在體襯底或者SOI襯底上形成半導(dǎo)體鰭片，然后橫跨鰭片而形成柵極堆疊。三維三柵晶體管在垂直鰭片結(jié)構(gòu)的三個(gè)側(cè)邊上均形成了導(dǎo)電溝道，由此提供了“全耗盡”運(yùn)行模式。三柵晶體管也可以具有連接起來(lái)的多個(gè)鰭片以增大用于更高性能的總驅(qū)動(dòng)能力。
[0006]然而，由于FinFET器件持續(xù)縮小，傳統(tǒng)的如圖1A、圖1B所示的反相器電路結(jié)構(gòu)很難滿足三維FinFET器件的性能需求。在FinFET工藝中，由于短溝道效應(yīng)，需要更大的柵驅(qū)動(dòng)能力和更低的漏電流。而傳統(tǒng)的反相器襯底簡(jiǎn)單連接至VDD或GND，對(duì)于柵極閾值電壓的調(diào)控有限，在小尺寸FinFET結(jié)構(gòu)中難以獲得所需的功函數(shù)；此外，襯底與鰭片中源漏區(qū)之間電壓差無(wú)法精確控制，容易在某些導(dǎo)電條件下造成襯底穿通而發(fā)生較大的泄漏，影響器件的性能。

【發(fā)明內(nèi)容】

[0007]由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，改進(jìn)FinFET器件的版圖設(shè)計(jì)方法，以有效地提供更大的柵驅(qū)動(dòng)能力和更低的漏電流。
[0008]為此，本發(fā)明提供了一種半導(dǎo)體器件，包括一個(gè)或多個(gè)FinFET反相器，每個(gè)FinFET反相器包括至少一個(gè)PFinFET和至少一個(gè)NFinFET，PFinFET和NFinFET每一個(gè)均包括:多個(gè)鰭片結(jié)構(gòu)，沿第一方向延伸；第一柵極，沿第二方向延伸而跨越多個(gè)鰭片結(jié)構(gòu)；第二柵極，與第一柵極平行而跨越多個(gè)鰭片結(jié)構(gòu)；源區(qū)和漏區(qū)，分布在多個(gè)鰭片結(jié)構(gòu)中并且在第一柵極、第二柵極的兩側(cè)；其中，PFinFET和NFinFET的第一柵極連接至輸入節(jié)點(diǎn)，PFinFET和NFinFET的漏區(qū)連接至輸出節(jié)點(diǎn)，PFinFET的源區(qū)連接至電源電壓，NFinFET的源區(qū)接地；其中，PFinFET和NFinFET的第二柵極分別連接至第一控制電壓和第二控制電壓。
[0009]其中，第一控制電壓大于第二控制電壓。
[0010]其中，多個(gè)FinFET反相器中各個(gè)PFinFET的柵極功函數(shù)相互相等或不相等，各個(gè)NFinFET的柵極功函數(shù)相互相等或不相等。
[0011]其中，通過(guò)控制各個(gè)第一柵極和/或各個(gè)第二柵極的摻雜和/或金屬材料來(lái)調(diào)節(jié)柵極功函數(shù)。
[0012]其中，通過(guò)調(diào)節(jié)各個(gè)第一柵極的分布路線以及源漏區(qū)摻雜而調(diào)節(jié)延遲時(shí)間。
[0013]依照本發(fā)明的半導(dǎo)體器件，將PFinFET和NFinFET的控制柵各自獨(dú)立連接，通過(guò)后柵偏壓改變前柵的閾值電壓，有效控制器件的關(guān)斷電流，提供更大的柵驅(qū)動(dòng)能力和更低的漏電流。
【附圖說(shuō)明】
[0014]以下參照附圖來(lái)詳細(xì)說(shuō)明本發(fā)明的技術(shù)方案，其中:
[0015]圖1A為依照現(xiàn)有技術(shù)的CMOS反相器的等效電路原理圖；
[0016]圖1B為依照現(xiàn)有技術(shù)的CMOS反相器的版圖結(jié)構(gòu)；
[0017]圖2A為依照本發(fā)明的FinFET工藝反相器的等效電路原理圖；以及
[0018]圖2B為依照本發(fā)明的FinFET工藝反相器的版圖結(jié)構(gòu)。
【具體實(shí)施方式】
[0019]以下參照附圖并結(jié)合示意性的實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開了提供更大的柵驅(qū)動(dòng)能力和更低的漏電流的FinFET反相器以及包含該反相器的半導(dǎo)體器件。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請(qǐng)中所用的術(shù)語(yǔ)“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說(shuō)明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹?jí)關(guān)系。
[0020]如圖2A和圖2B所示，本發(fā)明的FinFET工藝獨(dú)立柵反相器具有一個(gè)輸入端A，一個(gè)輸出端0UT，作為PMOS的形成在N講中、通過(guò)向鰭片結(jié)構(gòu)注入P+離子摻雜而構(gòu)成P+型源漏區(qū)的PFinFET形成在圖2B上部，而類似的作為NMOS的形成在P阱中、通過(guò)向鰭片結(jié)構(gòu)注入η+離子摻雜而構(gòu)成η+型源漏區(qū)的NFinFET形成在圖2Β下部。其中，PFinFET和NFinFET均包括多個(gè)相互平行沿第一方向延伸的鰭片結(jié)構(gòu)，PFinFET和NFinFET的第一柵極沿垂直于第一方向的第二方向而延伸并且共同連接到輸入端節(jié)點(diǎn)Α，鰭片結(jié)構(gòu)中的源極(包括鰭片中的多個(gè))分別連接至VDD和GND，漏極(包括鰭片中的多個(gè))共同連接至輸出節(jié)點(diǎn)OUT。值得注意的是，與傳統(tǒng)的如圖1所示的CMOS反相器不同，基于FinFET工藝的反相器除了連接至輸入節(jié)點(diǎn)A的第一柵極之外，還包括與第一柵極平行的第二柵極，其中PFinFET的第二柵極連接至第一控制電壓VHISH，而NFinFET的第二柵極連接至第二控制電壓ν?Μ。第一控制電壓與第二控制電壓不同、且不同于第一柵極所連接的輸入電壓A，從而通過(guò)第二柵極的偏壓分立改變了第一柵極的閾值電壓，進(jìn)而能夠有效控制器件的關(guān)斷電流。
[0021 ] 通過(guò)TCAD摻雜環(huán)境仿真可以提供PFinFET和NFinFET不同的柵功函數(shù)器件，包括對(duì)稱性柵功函數(shù)器件和非對(duì)稱性柵功函數(shù)器件。
[0022]在本發(fā)明一個(gè)優(yōu)選實(shí)施例中，F(xiàn)inFET反相器為對(duì)稱性柵功函數(shù)電路。具體的，半導(dǎo)體芯片中包含如上所述的多個(gè)FinFET反相器，其中調(diào)節(jié)各個(gè)FinFET反相器中PFinFET的第一柵極(也即前柵)或者第二柵極(也即后柵)中的摻雜或者金屬材料使得各個(gè)PFinFET的柵功函數(shù)相等，并且類似的調(diào)節(jié)NFinFET的第一柵極和/或各個(gè)第二柵極中的摻雜或者金屬材料使得各個(gè)NFinFET的柵功函數(shù)相等。在此基礎(chǔ)上，可以進(jìn)一步調(diào)節(jié)第二柵極所連接的第一控制電壓和/或第二控制電壓，獲得所需的電學(xué)性能。
[0023]在本發(fā)明另一優(yōu)選實(shí)施例中，F(xiàn)inFET反相器為非對(duì)稱性柵功函數(shù)電路。具體的，半導(dǎo)體芯片中包含如上所述的多個(gè)FinFET反相器，其中，調(diào)節(jié)各個(gè)晶體管第一柵極中的摻雜或者金屬材料使得各個(gè)PFinFET的柵極功函數(shù)互相不等，而NFinFET的柵極功函數(shù)也互相不等，由此能夠提供陸峭的亞閾值斜率、超低的關(guān)斷電流和很尚的工作電流。
[0024]雖然對(duì)稱和非對(duì)稱柵功函數(shù)電路的具體工藝參數(shù)不同，但是均可以通過(guò)如圖2所示的相同的版圖結(jié)構(gòu)來(lái)完成設(shè)計(jì)，如此有利于進(jìn)行器件移植，可以與其他FinFET或者CMOS工藝兼容以應(yīng)用于大規(guī)模集成電路設(shè)計(jì)。另外，雖然此種電路結(jié)構(gòu)主要應(yīng)用于對(duì)于時(shí)序要求不是很嚴(yán)格的非關(guān)鍵路徑，但是可以進(jìn)一步在本申請(qǐng)的基礎(chǔ)上改變單個(gè)PFinFET或者NFinFET中第一柵極的分布路線以及相應(yīng)的鰭片中源漏區(qū)摻雜配比獲得所需的阻抗分布，從而調(diào)節(jié)標(biāo)準(zhǔn)庫(kù)中單元各自延遲時(shí)間以獲得與對(duì)應(yīng)的關(guān)鍵路徑匹配的總延遲時(shí)間。
[0025]依照本發(fā)明的半導(dǎo)體器件，將PFinFET和NFinFET的控制柵各自獨(dú)立連接，通過(guò)后柵偏壓改變前柵的閾值電壓，有效控制器件的關(guān)斷電流，提供更大的柵驅(qū)動(dòng)能力和更低的漏電流。
[0026]盡管已參照一個(gè)或多個(gè)示例性實(shí)施例說(shuō)明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無(wú)需脫離本發(fā)明范圍而對(duì)器件結(jié)構(gòu)做出各種合適的改變和等價(jià)方式。此外，由所公開的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開的特定實(shí)施例，而所公開的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件，包括一個(gè)或多個(gè)FinFET反相器，每個(gè)FinFET反相器包括至少一個(gè)PFinFET 和至少一個(gè) NFinFET，PFinFET 和 NFinFET 每一個(gè)均包括: 多個(gè)鰭片結(jié)構(gòu)，沿第一方向延伸； 第一柵極，沿第二方向延伸而跨越多個(gè)鰭片結(jié)構(gòu)； 第二柵極，與第一柵極平行而跨越多個(gè)鰭片結(jié)構(gòu)； 源區(qū)和漏區(qū)，分布在多個(gè)鰭片結(jié)構(gòu)中并且在第一柵極、第二柵極的兩側(cè)； 其中，PFinFET和NFinFET的第一柵極連接至輸入節(jié)點(diǎn)，PFinFET和NFinFET的漏區(qū)連接至輸出節(jié)點(diǎn)，PFinFET的源區(qū)連接至電源電壓，NFinFET的源區(qū)接地； 其中，PFinFET和NFinFET的第二柵極分別連接至第一控制電壓和第二控制電壓。2.如權(quán)利要求1的半導(dǎo)體器件，其中，第一控制電壓大于第二控制電壓。3.如權(quán)利要求1的半導(dǎo)體器件，其中，多個(gè)FinFET反相器中各個(gè)PFinFET的柵極功函數(shù)相互相等或不相等，各個(gè)NFinFET的柵極功函數(shù)相互相等或不相等。4.如權(quán)利要求3的半導(dǎo)體器件，其中，通過(guò)控制各個(gè)第一柵極和/或各個(gè)第二柵極的摻雜和/或金屬材料來(lái)調(diào)節(jié)柵極功函數(shù)。5.如權(quán)利要求1的半導(dǎo)體器件，其中，通過(guò)調(diào)節(jié)各個(gè)第一柵極的分布路線以及源漏區(qū)摻雜而調(diào)節(jié)延遲時(shí)間。
【專利摘要】一種半導(dǎo)體器件，包括一個(gè)或多個(gè)FinFET反相器，每個(gè)FinFET反相器包括至少一個(gè)PFinFET和至少一個(gè)NFinFET，PFinFET和NFinFET每一個(gè)均包括：多個(gè)鰭片結(jié)構(gòu)，沿第一方向延伸；第一柵極，沿第二方向延伸而跨越多個(gè)鰭片結(jié)構(gòu)；第二柵極，與第一柵極平行而跨越多個(gè)鰭片結(jié)構(gòu)；源區(qū)和漏區(qū)，分布在多個(gè)鰭片結(jié)構(gòu)中并且在第一柵極、第二柵極的兩側(cè)；其中，PFinFET和NFinFET的第一柵極連接至輸入節(jié)點(diǎn)，PFinFET和NFinFET的漏區(qū)連接至輸出節(jié)點(diǎn)，PFinFET的源區(qū)連接至電源電壓，NFinFET的源區(qū)接地；其中，PFinFET和NFinFET的第二柵極分別連接至第一控制電壓和第二控制電壓。依照本發(fā)明的半導(dǎo)體器件，將PFinFET和NFinFET的控制柵各自獨(dú)立連接，通過(guò)后柵偏壓改變前柵的閾值電壓，有效控制器件的關(guān)斷電流，提供更大的柵驅(qū)動(dòng)能力和更低的漏電流。
【IPC分類】H01L27/092, H01L27/02
【公開號(hào)】CN105655329
【申請(qǐng)?zhí)枴?br>【發(fā)明人】趙劼, 鐘匯才
【申請(qǐng)人】中國(guó)科學(xué)院微電子研究所
【公開日】2016年6月8日
【申請(qǐng)日】2014年12月2日