一種模擬神經(jīng)元互連系統(tǒng)及采用該系統(tǒng)的神經(jīng)元芯片的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型屬于神經(jīng)元模擬技術(shù)領(lǐng)域，涉及一種神經(jīng)元互連的技術(shù)。
【背景技術(shù)】
[0002]神經(jīng)元芯片是一個前沿技術(shù)。因為神經(jīng)元網(wǎng)絡(luò)的運作方式和現(xiàn)今計算機的運作方式完全不同，利用神經(jīng)元芯片可以完成現(xiàn)有計算機系統(tǒng)很難完成的功能。因此，神經(jīng)元芯片就有很大的應(yīng)用空間。一個特定的神經(jīng)網(wǎng)絡(luò)拓撲結(jié)構(gòu)可以完成某一些領(lǐng)域的特殊功能。神經(jīng)元互連是一個復雜的連線，僅靠人工接線比較復雜而且容易出錯。每個神經(jīng)元都有一個獨立的外界刺激源，依靠人工控制每個刺激源也是一項繁瑣的工作。在神經(jīng)元芯片領(lǐng)域，不同功能的神經(jīng)元芯片連接各不相同，為每個芯片都單獨畫版圖制造光刻板是一件費錢費時的工作，同時現(xiàn)有的神經(jīng)元芯片內(nèi)部互連基本是菊花鏈，因此并不具備復雜神經(jīng)網(wǎng)絡(luò)開發(fā)的能力?，F(xiàn)有的神經(jīng)元互連解決方案有研宄神經(jīng)元的專業(yè)軟件。神經(jīng)元模型有多種，比如H-R、H-H……?，F(xiàn)有的神經(jīng)元均采用軟件摸擬，軟件模擬一種是基于SPICE，這種軟件模擬較為真實的，但是速度很慢，嚴重影響開發(fā)速度。另一種是基于優(yōu)化了的神經(jīng)元模型，這種軟件模擬雖然速度很快，但是真實性不高，在模擬較大的神經(jīng)元網(wǎng)絡(luò)時不可靠。因此，軟件模擬還存在著很大的局限性，而且所有設(shè)計如果沒有硬件來實現(xiàn)就很難實現(xiàn)其價值。
【實用新型內(nèi)容】
[0003]本實用新型的目的在于提供一種利用硬件進行神經(jīng)元互連的模擬系統(tǒng)。
[0004]本實用新型的另一目的在于提供基于硬件進行神經(jīng)元互連的神經(jīng)元陣列芯片。
[0005]為實現(xiàn)上述目的，本實用新型一種模擬神經(jīng)元互連系統(tǒng)，包括以下部分:
[0006](I)輸入輸出設(shè)備，⑵控制及輸出，⑶總線，⑷采樣與接線(5)外部神經(jīng)元；輸入輸出設(shè)備為與用戶互動設(shè)備，其處理器與控制及輸出部分的微控制器連接；微控制器通過總線與多個采樣及模擬開關(guān)控制模塊連接，每個采樣及模擬開關(guān)控制模塊連接一神經(jīng)元電路，采樣及模擬開關(guān)控制模塊之間通過數(shù)據(jù)及控制線路連接。
[0007]一種采用神經(jīng)元互連系統(tǒng)的神經(jīng)元確芯片，硅片上集成大量的神經(jīng)元，所有的神經(jīng)元間為混合型拓撲連接，每條連接線的通斷由獨立的總線控制器編程控制，通過編程改變總線控制器內(nèi)的寄存器狀態(tài)，繼而改變神經(jīng)元間的拓撲連接關(guān)系。
[0008]所述的神經(jīng)元芯片包括NXM個神經(jīng)元和(N -1) XM個總線控制器組成的N層的神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)，每一層有M個神經(jīng)元，除輸入層的神元外，每一層的神經(jīng)元均與上一層的M個總線控制器形成M條輸入連接，與下一層的一個總線控制器形成I條輸出連接。
[0009]所述的神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)為一個單元，多個單元間呈拓撲結(jié)構(gòu)相連接形成神經(jīng)元陣列。
[0010]采用了本實用新型方案后，通過對總線控制器進行編程控制，即可簡單的硬件實現(xiàn)對神經(jīng)元的刺激，多個總線控制器進行網(wǎng)絡(luò)化連接解決了神經(jīng)元的互連及形成神經(jīng)元的網(wǎng)絡(luò)結(jié)構(gòu)，在硅片上集成神經(jīng)元互連電路則可以方便地開發(fā)神經(jīng)元芯片，大大加快開發(fā)速度，減低研制費用。
【附圖說明】
[0011]圖1為本實用新型模塊圖；
[0012]圖2為本實用新型神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)圖；
[0013]圖3為本實用新型神經(jīng)網(wǎng)絡(luò)拓撲結(jié)構(gòu)圖。
【具體實施方式】
[0014]為詳細說明本實用新型的技術(shù)內(nèi)容、構(gòu)造特征、所實現(xiàn)目的及效果，以下結(jié)合實施方式并配合附圖詳予說明。
[0015]請參閱圖1，本實用新型模擬神經(jīng)元互連系統(tǒng)，其硬件部分包括:(I)輸入輸出設(shè)備，(2)控制及輸出，(3)總線，(4)采樣與接線(5)外部神經(jīng)元。輸入輸出設(shè)備是用來將數(shù)據(jù)輸出到顯示器中以及讀取用戶的輸入；控制及輸出部分是用來控制子電路采樣連接及輸出；總線，使各從機連接主機；采樣與接線，是一個實現(xiàn)模擬量采樣以及控制電氣連接的電路模塊；外部神經(jīng)元，是獨立系統(tǒng)外部的神經(jīng)元模塊，可以是基于不同模型的電路模塊，但電路接口必須一致。整個系統(tǒng)的運行過程如下:用戶輸入如何控制神經(jīng)元，ARM處理器將從液晶顯示器中接收到數(shù)據(jù)，從與其相連的存儲器中讀取模板反饋給用戶，再將數(shù)據(jù)傳入微控制器。微控制器處理數(shù)據(jù)后通過主從多路串行總線向各個從機傳達采樣以及連接方式。采樣器和模擬開關(guān)控制模塊就開始進行各個神經(jīng)元的互連以及對神經(jīng)元接口的采樣，模擬采樣完成后，就將數(shù)據(jù)通過主從多路串行總線傳給微控制器。微控制器處理數(shù)據(jù)，將數(shù)據(jù)暫存到與其相連的存儲器。完成所有數(shù)據(jù)的傳輸后微控制器就將數(shù)據(jù)傳給ARM處理器(根據(jù)用戶輸入，也有可能傳給USB接口)，ARM處理器就將數(shù)據(jù)輸出到觸摸液晶顯示器中。
[0016]如圖2所示，為本實用新型神經(jīng)元互連系統(tǒng)應(yīng)用于神經(jīng)元芯片的的一種實施方式:一種可編程神經(jīng)元陣列芯片，在芯片內(nèi)設(shè)有由16個神經(jīng)元和12個總線控制器的神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)，總線控制器結(jié)構(gòu)即神經(jīng)元互連系統(tǒng)去除采樣器，由于芯片中不需要模擬狀態(tài)下的采樣過程，所以直接用總線控制器來控制。神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)構(gòu)成一個4X4(陣列的寬度和長度不一定是相等的)，通過編程控制總線控制器的寄存器狀態(tài)，改變各個連接線的通斷，繼而改變神經(jīng)元間的拓撲連接關(guān)系。(該圖并不是具體實施圖，只是該系統(tǒng)的一種結(jié)構(gòu)圖。)圖中每個神經(jīng)元都包含激勵源，每個神經(jīng)元的激勵方式及大小是由編程控制的。相鄰層的連接具有網(wǎng)狀結(jié)構(gòu)，這就能夠?qū)崿F(xiàn)各種拓撲結(jié)構(gòu)的神經(jīng)網(wǎng)絡(luò)。如圖3所示，把這個神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)看成是一個單元，單元與單元之間可以以其他拓撲結(jié)構(gòu)相連接，這些連接也都是可以通過編程實現(xiàn)通斷神經(jīng)元的。
[0017]本實用新型的發(fā)明點在于:每個總線控制器通過編程控制形成神元的激勵源，總線控制器可與神經(jīng)元形成網(wǎng)狀結(jié)構(gòu)，通過網(wǎng)狀結(jié)構(gòu)實現(xiàn)神經(jīng)元的互連及通過拓撲結(jié)構(gòu)實現(xiàn)神經(jīng)元陣列。上述主要結(jié)構(gòu)均采用硬件來實現(xiàn)，編程僅起輔助作用。
[0018]在硅片上集成神經(jīng)元互連電路，應(yīng)用編程控制其連接方式以及激勵源就能十分方便的設(shè)計神經(jīng)元芯片。利用該系統(tǒng)，使用者不需要了解內(nèi)部具體的電路結(jié)構(gòu)便可輕松完成神經(jīng)元的連接與刺激控制。
[0019]本實用新型的有益之處在于:將神經(jīng)網(wǎng)絡(luò)系統(tǒng)連接方式輸入至可編程神經(jīng)元陣列，就可以得到該神經(jīng)網(wǎng)絡(luò)系統(tǒng)的硬件。因此，對可編程神經(jīng)元陣列進行測試，就可以驗證該系統(tǒng)的功能。該方法相較于軟件方法，有兩個優(yōu)點，第一個是驗證的速度快，第二是得出的結(jié)果可信度高。可編程神經(jīng)元陣列的另一個應(yīng)用是開發(fā)神經(jīng)元芯片。如果某個特殊功能的神經(jīng)元芯片不被大量使用，但又是必要的，則可以不必為這個芯片進行昂貴的流片，而只需要應(yīng)用可編程神經(jīng)元陣列即可完成該芯片的開發(fā)。
[0020]需要說明的是，本實用新型神經(jīng)元互連系統(tǒng)和可編程神經(jīng)陣列芯片均基于利用總線控制器對神經(jīng)元進行互連這一總的發(fā)明構(gòu)思，符合單一性的要求。本實用新型中在神經(jīng)元互連系統(tǒng)的部分描述具體的硬件連接部分，可編程神經(jīng)陣列芯片不再對硬件連接部分(互連系統(tǒng))重復描述，而采用總線控制器表述，(總線控制器這一概念在本領(lǐng)域為一常規(guī)知識)，重點放在可編程的陣列部分，兩部分核心思路均是基于通過硬件實現(xiàn)神經(jīng)元互連這一發(fā)明構(gòu)思。
[0021]以上所述僅為本實用新型的實施例，并非因此限制本實用新型的專利范圍，凡是利用本實用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本實用新型的專利保護范圍內(nèi)。
【主權(quán)項】
1.一種模擬神經(jīng)元互連系統(tǒng)，其特征在于:包括以下部分: (I)輸入輸出設(shè)備，(2)控制及輸出，(3)總線，(4)采樣與接線，(5)外部神經(jīng)元；輸入輸出設(shè)備為與用戶互動設(shè)備，其處理器與控制及輸出部分的微控制器連接；微控制器通過總線與多個采樣及模擬開關(guān)控制模塊連接，每個采樣及模擬開關(guān)控制模塊連接一神經(jīng)元電路，采樣及模擬開關(guān)控制模塊之間通過數(shù)據(jù)及控制線路連接。
2.一種采用神經(jīng)元互連系統(tǒng)的神經(jīng)元芯片，其特征在于:硅片上集成大量的神經(jīng)元，所有的神經(jīng)元間為混合型拓撲連接，每條連接線的通斷由獨立的總線控制器編程控制，通過編程改變總線控制器內(nèi)的寄存器狀態(tài)，繼而改變神經(jīng)元間的拓撲連接關(guān)系。
3.如權(quán)利要求2所述的一種采用神經(jīng)元互連系統(tǒng)的神經(jīng)元芯片，其特征在于:所述的神經(jīng)元芯片包括NXM個神經(jīng)元和(N — I) XM個總線控制器組成的N層的神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)，每一層有M個神經(jīng)元，除輸入層的神元外，每一層的神經(jīng)元均與上一層的M個總線控制器形成M條輸入連接，與下一層的一個總線控制器形成I條輸出連接。
4.如權(quán)利要求3所述的一種采用神經(jīng)元互連系統(tǒng)的神經(jīng)元芯片，其特征在于:所述的神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)為一個單元，多個單元間呈拓撲結(jié)構(gòu)相連接形成神經(jīng)元陣列。
【專利摘要】本實用新型公開一種模擬神經(jīng)元互連系統(tǒng)，包括：(1)輸入輸出設(shè)備，(2)控制及輸出，(3)總線，(4)采樣與接線(5)外部神經(jīng)元；本實用新型號公開一種神經(jīng)元芯片，硅片上集成大量的神經(jīng)元，所有的神經(jīng)元間為混合型拓撲連接，每條連接線的通斷由獨立的總線控制器編程控制；采用了本實用新型方案后，通過對總線控制器編程控制，即可簡單的硬件實現(xiàn)對神經(jīng)元的刺激，多個總線控制器進行網(wǎng)絡(luò)化連接解決了神經(jīng)元的互連及形成神經(jīng)元的網(wǎng)絡(luò)結(jié)構(gòu)，在硅片上集成神經(jīng)元互連電路則可以方便地開發(fā)神經(jīng)元芯片，大大加快開發(fā)速度，減低研制費用。
【IPC分類】G06N3-063
【公開號】CN204480299
【申請?zhí)枴緾N201520207177
【發(fā)明人】陳旸, 任國棟, 馬軍
【申請人】蘭州理工大學
【公開日】2015年7月15日
【申請日】2015年4月8日