專利名稱：印刷電路板結(jié)構(gòu)以及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明中的一個(gè)實(shí)施例涉及一種印刷電路板結(jié)構(gòu)，其中包含被加載在襯 底上的半導(dǎo)體芯片的半導(dǎo)體封裝被安裝在印刷電路板的正面以及背面。
背景技術(shù)：
在諸如個(gè)人計(jì)算機(jī)這樣的電子設(shè)備中，電路板是作為計(jì)算機(jī)外殼內(nèi)的一個(gè)主 要組件。電路板上安裝了包括CPU以及圍繞CPU的周邊電路在內(nèi)的多個(gè)半導(dǎo)體
封裝，其中每個(gè)半導(dǎo)體封裝被稱為一個(gè)芯片。安裝有半導(dǎo)體封裝的電路板需要高
密度電路以及高密度安裝以獲得高速信號(hào)處理以及高性能。最近，舉例來(lái)說(shuō)，PCI Express以及SATA (串行-ATA)已經(jīng)被當(dāng)作獲得高速信號(hào)處理的技術(shù)提出。具 體地說(shuō)，使用差分信號(hào)的高速總線接口以及通過(guò)源同步傳輸?shù)脑赐娇偩€接口被 經(jīng)常使用。在這些接口電路中，在半導(dǎo)體器件間能夠獲得高速信號(hào)傳送的連接接 口技術(shù)是必需的。
傳統(tǒng)地，下述技術(shù)已經(jīng)作為在半導(dǎo)體器件間的連接接口技術(shù)被提出。根據(jù)該 技術(shù)，配備半導(dǎo)體器件間的引腳分配以便建立鏡像對(duì)稱的關(guān)系。這樣，舉例來(lái)說(shuō)， 半導(dǎo)體器件間的內(nèi)引腳電路配置在第2001-24146號(hào)日本專利申請(qǐng)公開(kāi)公報(bào)被提 出。
前述鏡像引腳分配技術(shù)被應(yīng)用于半導(dǎo)體器件在襯底扁平表面上的安裝。換句 話說(shuō)，這些半導(dǎo)體器件被各自排列在一個(gè)平面上。因此，存在實(shí)現(xiàn)襯底小型化以 及器件的高密度安裝的問(wèn)題。此外，襯底上的半導(dǎo)體器件間需要預(yù)定距離。因此， 在半導(dǎo)體器件間的內(nèi)引腳連接中需要具有預(yù)定配線長(zhǎng)度的電路圖。結(jié)果，在對(duì)實(shí) 現(xiàn)半導(dǎo)體器件間高速的總線連接的適應(yīng)性方面存在問(wèn)題。
本發(fā)明的目的在于提供一種印刷電路板結(jié)構(gòu)，其能夠在安裝的半導(dǎo)體芯片或 電子器件間的總線連接接口機(jī)構(gòu)中進(jìn)行高速信號(hào)處理。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，提供有一種印刷電路板結(jié)構(gòu)，包括-
第一和第二半導(dǎo)體封裝，其中每一個(gè)封裝都包括其中一個(gè)表面安裝有半導(dǎo)體 芯片以及另一個(gè)表面安裝有多個(gè)陣列的外接電極的襯底；以及
包含具有正面及背面關(guān)系的第一和第二組件安裝面以及設(shè)置在其上一部分 的芯片間連接部分的印刷電路板，芯片間連接部分設(shè)置有多個(gè)穿過(guò)第一以及第二 組成組件安裝面的陣列的直通導(dǎo)體；
其中第一以及第二半導(dǎo)體封裝的襯底按照使得安裝在組件安裝面上的襯底 通過(guò)印刷電路板局部地重合的位置關(guān)系排列在印刷電路板上，設(shè)置在襯底上的外 接電極陣列在重合部分并被導(dǎo)電地連接到陣列在芯片間連接部分中的直通導(dǎo)體， 以及第一半導(dǎo)體封裝被安裝在第一組件安裝面而第二半導(dǎo)體封裝被安裝在第二 組件安裝面。
根據(jù)本發(fā)明，預(yù)期能獲得電路板的高密度電路，高密度安裝，以及總線連接 接口機(jī)構(gòu)的高速信號(hào)處理。


構(gòu)成說(shuō)明書(shū)一部分的附圖用于說(shuō)明本發(fā)明的具體實(shí)施方式
，并與上述總體說(shuō) 明和下述實(shí)施方式的詳細(xì)說(shuō)明一起對(duì)本發(fā)明的原理進(jìn)行說(shuō)明。
圖1是說(shuō)明根據(jù)本發(fā)明第一實(shí)施例的印刷電路板結(jié)構(gòu)的側(cè)視圖； 圖2是說(shuō)明根據(jù)第一實(shí)施例的印刷電路板結(jié)構(gòu)的俯視圖； 圖3是說(shuō)明根據(jù)第一實(shí)施例的印刷電路板結(jié)構(gòu)的直通導(dǎo)體結(jié)構(gòu)的剖面圖； 圖4是說(shuō)明根據(jù)第一實(shí)施例的印刷電路板結(jié)構(gòu)的直通導(dǎo)體的另一個(gè)結(jié)構(gòu)的 剖面圖5A是說(shuō)明根據(jù)第一實(shí)施例的印刷電路板結(jié)構(gòu)的直通導(dǎo)體的進(jìn)一步的結(jié)構(gòu) 的俯視圖5B是說(shuō)明如圖5A所示的印刷電路板結(jié)構(gòu)的直通導(dǎo)體的進(jìn)一步的結(jié)構(gòu)的 側(cè)視圖6是說(shuō)明根據(jù)第一實(shí)施例的印刷電路板結(jié)構(gòu)的直通導(dǎo)體更進(jìn)一步結(jié)構(gòu)的 剖面圖7是說(shuō)明對(duì)根據(jù)第一實(shí)施例的印刷電路板結(jié)構(gòu)的改進(jìn)的側(cè)視圖8是說(shuō)明對(duì)根據(jù)第一實(shí)施例的印刷電路板結(jié)構(gòu)的另一個(gè)改進(jìn)的俯視圖；以
及
圖9是說(shuō)明根據(jù)本發(fā)明的第二實(shí)施例的電子設(shè)備的構(gòu)造的立體圖。
具體實(shí)施例方式
下文將參照附圖描述根據(jù)本發(fā)明的各種實(shí)施例。
下面將參照?qǐng)D1到圖6描述根據(jù)本發(fā)明第一實(shí)施例的安裝有半導(dǎo)體封裝的印 刷電路板結(jié)構(gòu)。根據(jù)第一實(shí)施例， 一種球狀網(wǎng)格陣列(ball grid array, BGA)組 件被當(dāng)作半導(dǎo)體封裝的一個(gè)示例被給出。
根據(jù)本發(fā)明的第一實(shí)施例，印刷電路板結(jié)構(gòu)主要包括多層結(jié)構(gòu)印刷電路板 10，第一半導(dǎo)體封裝(在下文中，被稱為BGA組件)20以及第二半導(dǎo)體封裝(在 下文中，被稱為BGA組件)30。具體地說(shuō)，如圖l以及圖2所示，印刷電路板 IO具有組件安裝面正面以及背面SI， S2。印刷電路板IO進(jìn)一步具有在其選定 區(qū)域中的芯片間連接部分VO。在該情況中，部分V0設(shè)定為板10的中心部分。 在芯片間連接部分VO中，陣列著多個(gè)穿透前述組件安裝面S1， S2的直通導(dǎo)體。 第一以及第二半導(dǎo)體封裝20以及30被分別安裝在印刷電路板10的組件安裝面 的正面和背面S1， S2，以致它們通過(guò)前述芯片間連接部分VO而部分重合。這些 BGA組件20以及30每個(gè)都是被配置成具有多個(gè)按鏡像引腳分配方式分配的高 速信號(hào)傳輸線的芯片組。
BGA組件20由半導(dǎo)體芯片或模具21以及襯底22組成。襯底22的一個(gè)表 面(正面)安裝有半導(dǎo)體芯片21。襯底22的另外一個(gè)表面(背面)具有按類似 矩陣陣列的多個(gè)焊球23。在該情況中，這些焊球23起外接電極的作用。類似于 前述的BGA組件20， BGA組件30由半導(dǎo)體芯片(模具)31以及襯底32組成。 襯底32的正面安裝有半導(dǎo)體芯片31。襯底32的背面具有按類似矩陣陣列的多 個(gè)焊球33。在該情況中，這些焊球33起外接電極的作用。
如圖1和圖2所示，BGA組件20以及30按下述方法被分別安裝在印刷電 路板10的組件安裝面的正面和背面S1， S2。具體地說(shuō)，襯底22以及32每一個(gè) 都具有四個(gè)邊緣以致襯底22以及32按襯底22的邊緣部分與襯底32的邊緣部分 局部重合的位置關(guān)系排列。垂直于并緊挨著重合的一個(gè)邊緣部分的襯底22的兩
個(gè)邊緣與襯底32的兩個(gè)相應(yīng)的邊緣分別順著一條直線排列，如圖2所示。進(jìn)一 步，在重合部分設(shè)置的焊球23以及33是導(dǎo)電地連接(焊合)到陣列在芯片間連 接部分V0的直通導(dǎo)體lla到lle。附帶地，直通導(dǎo)體lla到lle每一個(gè)都包括焊 合到焊球23以及33的組件安裝墊片Pa以及Pb。隨后將參照?qǐng)D3到圖6描述直 通導(dǎo)體lla到lle的的構(gòu)造。圖1中展示的墊片Pa以及Pb為了簡(jiǎn)化起見(jiàn)未在圖 2中顯示。
BGA組件20以及30基于下列的位置關(guān)系被分別安裝在印刷電路板10安裝 面的正面及背面S1， S2。具體地說(shuō)，根據(jù)圖1以及圖2所示的結(jié)構(gòu)，襯底22以 及32在一個(gè)邊緣部分是局部重合的。陣列在襯底22以及32各自的背面上的多 個(gè)焊球23以及33中，最靠近重合的襯底22以及32的每個(gè)邊緣的一行焊球23 以及33在芯片間連接部分V0重合。芯片間連接部分V0被設(shè)置在BGA組件20 以及30通過(guò)印刷電路板IO重合的位置。前述芯片間連接部分VO通過(guò)鏡像引腳 分配形成高速總線連接來(lái)當(dāng)做BGA組件20以及30間的總線連接接口 。
圖2中，線狀排列的焊球23以及33在印刷電路板10的芯片間連接部分VO 重合。這些焊球中，線狀排列的五個(gè)焊球23以及33是導(dǎo)電地焊合到芯片間連接 部分VO中相應(yīng)的直通導(dǎo)體lla到lie以在導(dǎo)體lla到lie的兩端形成Cl到C5 五個(gè)導(dǎo)電連接部。圖1展示的是導(dǎo)電連接部C1。圖2中，圖l中展示的設(shè)置在 直通導(dǎo)體lla兩端的墊片Pa， Pb為了簡(jiǎn)化起見(jiàn)被省略。Cl到C5這五個(gè)導(dǎo)電連 接部中，Cl到C3這三個(gè)導(dǎo)電連接部是作為用于連接形成于襯底22上的源同步 總線25a， 25b， 25c以及用于連接形成于襯底32上的源同步總線35a， 35b， 35c 的總線接口。剩下的兩個(gè)直通導(dǎo)體lld， lle被用作形成導(dǎo)電連接部C4， C5來(lái) 當(dāng)作用于連接形成于襯底22上的差分信號(hào)線26a,26b以及用于連接形成于襯底 32上的差分信號(hào)線36a， 36b的各總線接口。
前述的線25a， 25b， 25c， 26a， 26b， 35a， 35b， 35c， 36a， 36b每一個(gè)都 是由在襯底22，32上分別形成的電路圖形成。前述源同步總線25a, 25b， 25c以 及形成于襯底22上差分信號(hào)線26a， 26b各自在半導(dǎo)體芯片21以及焊球23間建 立連接。前述源同步總線35a， 35b， 35c以及形成于襯底32上的差分信號(hào)線36a， 36b各自在半導(dǎo)體芯片31以及焊球33間建立連接。
形成于襯底22上的源同步總線25a， 25b， 25c以及形成于襯底32上的源同 步總線35a， 35b， 35c通過(guò)三個(gè)直通導(dǎo)體lla到llc連通，形成前述的在芯片間 連接部分V0內(nèi)配備的三個(gè)導(dǎo)電連接部Cl到C3。形成于襯底22上的差分信號(hào) 線26a， 26b以及形成于襯底32上的差分信號(hào)線36a， 36b通過(guò)兩根直通導(dǎo)體lld 以及l(fā)le連通，形成前述的兩個(gè)設(shè)置在芯片間連接部分V0內(nèi)的導(dǎo)電連接部C4， C5。這樣，BGA組件20以及30經(jīng)由通過(guò)主傳輸線安裝在表面S1以及S2上的 襯底22以及32被相互連接，也就是說(shuō)，通過(guò)源同步總線以及差分信號(hào)線，并且 因此，能實(shí)現(xiàn)高速的信號(hào)或數(shù)據(jù)傳輸。
在該情況中，前述的線具有電學(xué)上相等的延遲以及配線長(zhǎng)度。因此，形成于 襯底22上的源同步總線25a， 25b， 25c與形成于襯底32上的源同步總線35a， 35b， 35c具有電學(xué)上相等的延遲以及配線長(zhǎng)度。進(jìn)一步，形成于襯底22上的差 分信號(hào)線26a， 26b以及形成于襯底32上的差分信號(hào)線36a， 36b具有電學(xué)上相 等的延遲以及配線長(zhǎng)度。
每一個(gè)在各自的襯底22， 32上形成同步總線的元素線必須被設(shè)計(jì)成具有相 互的零延遲。也就是說(shuō)，在襯底22上的同步總線的電學(xué)的配線長(zhǎng)度Td被設(shè)定 為相等的(Td二線25a二線25b-線25c)。同樣地，襯底32上的同步總線的電學(xué) 的配線長(zhǎng)度Td是相等的(Td二線35a二線35bz35c)。
形成于襯底22上的差分信號(hào)線26a， 26b具有各自的用于除去普通的常態(tài)噪 聲的各自電學(xué)上相等的延遲(Tddiff) (Tddiff =線26& =線261 )。同樣地，形成 于襯底32上的差分信號(hào)線36a， 36b具有各自的電學(xué)上相等的延遲(Tddiff =線 36a =線36b)。
根據(jù)前述的使用被設(shè)置為主傳輸線的襯底22, 32上的線的芯片間結(jié)構(gòu)，降低 安裝在印刷電路板10上的組件的總線間的延遲到最低限度是可能的。舉例來(lái)說(shuō)， 將PCI - Express以及SATA (串行的-ATA)當(dāng)作目標(biāo)的包含高速總線的高速傳輸 線被很容易地安裝。
此外，根據(jù)前述的使用襯底22，32當(dāng)作主傳輸線的芯片間結(jié)構(gòu)，不需要用于 在印刷電路板10的高速傳輸線中校準(zhǔn)延遲的控制電線與電阻。因此，這用來(lái)進(jìn) 一步提高印刷電路板10的電線安裝密度。因此，包含印刷電路板設(shè)計(jì)的系統(tǒng)設(shè) 計(jì)被簡(jiǎn)化，并且低成本是可預(yù)期的。
圖3到圖6每一個(gè)都是展示設(shè)置在印刷電路板10的芯片間連接部分中的直 通導(dǎo)體11的多種結(jié)構(gòu)。即使使用圖3到圖6所示的任何一種直通導(dǎo)體11，都可 以獲得根據(jù)第一實(shí)施例的使用襯底當(dāng)作主傳輸線的芯片間連接。
圖3所示的直通導(dǎo)體11具有下述結(jié)構(gòu)。具體地說(shuō)，板10中的層間通路(孔) IVH的兩端具有微小通路y通路。組件安裝墊片Pa以及Pb被設(shè)置在微小通路u 通路上。盡管未顯示在圖3中，圖1中顯示的襯底22以及32的焊球23以及33 可以被分別焊合到組件安裝墊片Pa以及Pb上。
圖4所示的直通導(dǎo)體11具有下述結(jié)構(gòu)。具體地說(shuō)，多個(gè)微小通路u通路在 厚度方向線性地層疊穿過(guò)印刷電路板10的整層以形成直通通路。各個(gè)層疊的微 小通路u通路的兩端分別具有組件安裝墊片Pa以及Pb。
如圖5A以及5B所示的直通導(dǎo)體11具有下述結(jié)構(gòu)。具體地說(shuō)，形成帶有通 孔TH的印刷電路板10。組件安裝墊片Pa以及Pb位于印刷電路板10的通孔TH 兩端的附近。組件安裝墊片Pa， Pb以及通孔岸L通過(guò)板10的兩個(gè)表面的連接 圖案lla以及l(fā)lb連接。根據(jù)前述的結(jié)構(gòu)，通孔TH以及組件墊片Pa， Pb的電 學(xué)的配線長(zhǎng)度是分別相等的。用類似的方式，至于設(shè)置在如圖1所示的芯片間連 接部分VO所有的直通導(dǎo)體lla到lle都可以按圖5A以及圖5B的情況配置。
圖6所示的直通導(dǎo)體11具有下述結(jié)構(gòu)。具體地說(shuō)，在圖4的情況中，所有 的微小通路U通路線性地在厚度方向被層疊穿過(guò)印刷電路板10的整層以形成直 通通路ll。然而，在圖6的情況中，下述的一種非直線結(jié)構(gòu)被使用。換句話說(shuō)， 層疊的通路結(jié)構(gòu)在內(nèi)層中給定位置內(nèi)被移動(dòng)。因此，組件安裝墊片Pa以及Pb 相對(duì)于印刷電路板10的厚度方向不對(duì)稱地排列。在該情況中，上面的三個(gè)微小 通路U通路1到y(tǒng)通路3按線性結(jié)構(gòu)排列并且第四微通路ti通路4在與板10表 面平行的橫向方向上從第三微通路y通路3被移動(dòng)預(yù)定距離。然后，第四微通路 u通路4到第n微通路y通路n如圖所示成線性排列。
圖7涉及對(duì)根據(jù)前述的第一實(shí)施例的印刷電路板結(jié)構(gòu)的改進(jìn)。
根據(jù)圖7所示的印刷電路板結(jié)構(gòu)，除圖1所示的根據(jù)第一實(shí)施例的印刷電路 板結(jié)構(gòu)之外還設(shè)置了下述結(jié)構(gòu)。具體地說(shuō)，相關(guān)于BGA組件20以及30的各個(gè) 電路操作的電路元件40以及50被安裝在組件安裝面SI, S2的沒(méi)有安裝印刷電 路板10的BGA組件20以及30的區(qū)域中。電路元件40是一種包括解耦合電容 器以及用于BGA組件20以及30的電源電路的電路模塊。電路元件50是輸入/
輸出模塊，諸如存儲(chǔ)器槽以及高速總線連接器。
圖8說(shuō)明了對(duì)根據(jù)前述的第一實(shí)施例的印刷電路板結(jié)構(gòu)的另一種改進(jìn)。 圖1所示的印刷電路板結(jié)構(gòu)具有兩個(gè)芯片組，也就是，BGA組件20以及 30。相反，圖8所示的印刷電路板結(jié)構(gòu)具有三個(gè)芯片組，也就是，半導(dǎo)體封裝 60， 70以及80。在該情況中，半導(dǎo)體封裝60， 70以及80被安裝在印刷電路板 10的組件安裝面Sl以及S2上。具體地說(shuō)，襯底62， 82被安裝在一個(gè)表面Sl 上以及襯底72被安裝在另一個(gè)表面S2上以致襯底62和72以及襯底72和82 通過(guò)印刷電路板IO局部地重合。這些的襯底進(jìn)一步被導(dǎo)電地連接(焊合)到以 建立線性排列的位置關(guān)系的狀態(tài)陣列在芯片間連接部分VI， V2中的直通導(dǎo)體 11。
在如圖8所示的印刷電路板結(jié)構(gòu)中，芯片間連接部分V1， V2每一個(gè)都具有 與第一實(shí)施例中的芯片間連接部分VO相同的結(jié)構(gòu)。因此，在圖8中，芯片間連 接部分VI， V2的結(jié)構(gòu)被簡(jiǎn)單地展示。在印刷電路板10中組件安裝面Sl， S2 上的半導(dǎo)體封裝60， 70以及80安裝排布如圖9所示。
根據(jù)如圖8所示的印刷電路板結(jié)構(gòu)，使用襯底當(dāng)作主傳輸線的芯片間連接結(jié) 構(gòu)被設(shè)置在安裝在印刷電路板10的半導(dǎo)體封裝60， 70之間以及在封裝70以及 80之間。這用來(lái)將通過(guò)安裝在印刷電路板10中的半導(dǎo)體封裝60， 70以及80的 延遲降低到最低限度。因此，舉例來(lái)說(shuō)，將PCI - Express以及SATA(串行的-ATA) 當(dāng)作目標(biāo)的包含高速總線的高速傳輸線被很容易地安裝。
圖9涉及本發(fā)明的第二實(shí)施例。
根據(jù)第二實(shí)施例，電子設(shè)備被配置成使用具有如圖8所示的根據(jù)第一實(shí)施例 的改進(jìn)的印刷電路板的電路板。圖9展示的是將如圖8所示的根據(jù)第一實(shí)施例的 改進(jìn)的印刷電路板結(jié)構(gòu)應(yīng)用到諸如輕便型便攜式計(jì)算機(jī)的小型電子設(shè)備中的本 發(fā)明的一個(gè)實(shí)施例。
如圖9所示，便攜式計(jì)算機(jī)1的機(jī)身2附加有通過(guò)絞鏈機(jī)構(gòu)h可自由旋轉(zhuǎn)的 顯示外殼3。機(jī)身2具有控制面板諸如定點(diǎn)裝置4以及鍵盤5。顯示外殼3具有 顯示裝置6諸如LCD，舉例來(lái)說(shuō)。
機(jī)身2進(jìn)一步裝備有具有用于控制包含定點(diǎn)裝置4以及鍵盤5的前述控制面 板的內(nèi)置控制電路的電路板(主板)8。電路板8可以用如圖8所示的印刷電路板結(jié)構(gòu)實(shí)現(xiàn)。
電路板8由多層結(jié)構(gòu)印刷電路板10,三個(gè)芯片組，也就是，三個(gè)半導(dǎo)體封 裝60， 70以及80組成。更具體地說(shuō)，印刷電路板10具有組件安裝面正面及背 面Sl, S2。印刷電路板10進(jìn)一步具有包括多個(gè)在前述組件安裝面S1以及S2之 間穿過(guò)板10的直通導(dǎo)體11的芯片間連接部分VI， V2。前述三個(gè)半導(dǎo)體封裝60， 70以及80按照它們通過(guò)芯片間連接部分VI， V2局部地重合的狀態(tài)被安裝在前 述組件安裝面S1， S2上。芯片組，也就是，半導(dǎo)體封裝60， 70以及80被安裝 在印刷電路板10的組件安裝面Sl， S2上。在該情況中，襯底62和襯底72以及 襯底72和襯底82以建立線性排列的位置關(guān)系的狀態(tài)通過(guò)印刷電路板10局部地 重合。襯底62， 72以及82的接線端子被導(dǎo)電地連接(焊合)到陣列在芯片間連 接部分V1， V2的直通導(dǎo)體11。附帶地，芯片間連接部分V1， V2每一個(gè)都具有 與第一實(shí)施例中描述的芯片間連接部分VO相同的結(jié)構(gòu)。
在如圖9所示的電路板8中，使用襯底作為主傳輸線的芯片間連接結(jié)構(gòu)被設(shè) 置在半導(dǎo)體封裝60， 70以及80之間。這樣，將半導(dǎo)體封裝60， 70以及80之間 的聯(lián)系總線延遲降低到最低限度是可能的。舉例來(lái)說(shuō)，將PCI - Express以及SATA (串行的-ATA)當(dāng)作目標(biāo)的包含高速總線的高速傳輸線被很容易地安裝。此外， 芯片間連接結(jié)構(gòu)被設(shè)置成使用半導(dǎo)體封裝60， 70以及80的襯底62， 72以及82。 因此，不需要用于校準(zhǔn)印刷電路板10中高速傳輸線中的延遲的控制電線與電阻。 因此，包含印刷電路板設(shè)計(jì)的系統(tǒng)設(shè)計(jì)被簡(jiǎn)化，并且低成本是可實(shí)現(xiàn)的。
根據(jù)前述的實(shí)施例，BGA組件被作為半導(dǎo)體封裝10的一個(gè)示例給出；然而， 本發(fā)明不限于BGA組件。舉例來(lái)說(shuō)，前述的本發(fā)明實(shí)施例適用于區(qū)域陣列類型 的半導(dǎo)體封裝諸如接點(diǎn)網(wǎng)格陣列(land grid airay， LGA)以及引腳網(wǎng)絡(luò)陣列 (PGA)。此外，其兩表面上的襯底間重合程度以及重合位置不局限于本示例。 在不離開(kāi)本發(fā)明的保護(hù)范圍的各種的改進(jìn)可以被做出。
其他的優(yōu)點(diǎn)和改型對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)是容易想到的。因此，本發(fā)明就較 寬的方面而言，并不局限于這里顯示并描述的具體細(xì)節(jié)和代表性實(shí)施例。因此， 在不脫離所附的權(quán)利要求及其等同概念所定義的總的發(fā)明構(gòu)思的宗旨和范圍的 情況下，可進(jìn)行各種改進(jìn)。
權(quán)利要求
1.一種印刷電路板結(jié)構(gòu)，其特征在于，包括第一和第二半導(dǎo)體封裝，其中每一個(gè)所述封裝都包括一個(gè)表面安裝有半導(dǎo)體芯片以及另一個(gè)表面安裝有多個(gè)陣列的外接電極的襯底；以及包含具有正面及背面關(guān)系的第一和第二組件安裝面以及設(shè)置在其上一部分的芯片間連接部分的印刷電路板，所述芯片間連接部分設(shè)置有多個(gè)陣列的穿過(guò)所述第一以及第二組件安裝面的直通導(dǎo)體，其中所述第一以及第二半導(dǎo)體封裝的所述襯底按照使得安裝在所述組件安裝面上的所述襯底通過(guò)所述印刷電路板局部地重合的位置關(guān)系排列在所述印刷電路板上，設(shè)置在所述襯底上的所述外接電極排列在所述重合部分并且被導(dǎo)電地連接到陣列在所述芯片間連接部分中的所述直通導(dǎo)體，并且所述第一半導(dǎo)體封裝被安裝在所述第一組件安裝面上而所述第二半導(dǎo)體封裝被安裝在所述第二組件安裝面上。
2. 如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，陣列在所述襯底的所述重合部分 的每一個(gè)所述外接電極通過(guò)焊球被導(dǎo)電地連接到陣列在所述芯片間連接部分中的所述直通導(dǎo)體。
3. 如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述印刷電路板具有多層結(jié)構(gòu)， 以及陣列在所述芯片間連接部分中的所述直通導(dǎo)體配置有穿過(guò)在所述第一以及 第二組件安裝面之間的所述印刷電路板的層間直通通路。
4. 如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述印刷電路板具有多層結(jié)構(gòu)， 以及每一個(gè)陣列在所述芯片間連接部分中的所述直通導(dǎo)體由通孔以及多個(gè)通路 組成。
5. 如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述芯片間連接部分被配置成所 述第一以及第二半導(dǎo)體封裝之間的總線連接接口。
6. 如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述第一以及第二半導(dǎo)體封裝具有線性地排列在所述第一以及第二組件安裝面上的襯底。
7. 如權(quán)利要求6所述的結(jié)構(gòu)，其特征在于，所述第一以及第二半導(dǎo)體封裝每 一個(gè)都是鏡像引腳分配結(jié)構(gòu)的芯片組。
8. —種電子設(shè)備，其特征在于，包括 電子設(shè)備主體；以及 安裝在所述電子設(shè)備主體內(nèi)的電路板， 所述電路板包括第一和第二半導(dǎo)體封裝，每一個(gè)所述封裝都包括一個(gè)表面安裝有半導(dǎo)體芯片 以及另一個(gè)表面安裝有多個(gè)陣列的外接電極的襯底；以及包含具有正面及背面關(guān)系的第一和第二組件安裝面以及設(shè)置在其上一部分 的芯片間連接部分的印刷電路板，所述芯片間連接部分設(shè)置有多個(gè)陣列的穿過(guò)所 述第一以及第二組件安裝面的直通導(dǎo)體，其中所述第一以及第二半導(dǎo)體封裝的所述襯底按照使得安裝在所述組件安 裝面上的所述襯底通過(guò)所述印刷電路板局部地重合的位置關(guān)系排列在所述印刷 電路板上，設(shè)置在所述襯底上的所述外接電極陣列在所述重合部分并且被導(dǎo)電地 連接到陣列在所述芯片間連接部分中的所述直通導(dǎo)體，并且所述第一半導(dǎo)體封裝 被安裝在所述第一組件安裝面上而所述第二半導(dǎo)體封裝被安裝在所述第二組件 安裝面上。
全文摘要
根據(jù)一個(gè)實(shí)施例，一種印刷電路板結(jié)構(gòu)包括第一和第二半導(dǎo)體封裝(20，30)，其中每一個(gè)封裝包含其中一個(gè)表面安裝有半導(dǎo)體芯片(21，31)并且另一表面安裝有多個(gè)陣列的外接電極的襯底(22，32)，以及包含具有正面及背面關(guān)系的第一和第二組件安裝面以及設(shè)置在其上一部分的芯片間連接部分(V0)的印刷電路板(10)，芯片間連接部分設(shè)置有多個(gè)陣列的穿過(guò)第一以及第二組件安裝面的直通導(dǎo)體(11a)，其中第一以及第二半導(dǎo)體封裝的襯底(22，32)按照使得安裝在組件安裝面上的襯底(22，32)通過(guò)印刷電路板(10)局部地重合的位置關(guān)系排列在印刷電路板(10)上，設(shè)置于襯底上的外接電極陣列在重合部分上并且被導(dǎo)電地連接到陣列在芯片間連接部分(V0)中的直通導(dǎo)體(11a)，并且第一半導(dǎo)體封裝(20)被安裝在第一組件安裝面而第二半導(dǎo)體封裝(30)被安裝在第二組件安裝面。
文檔編號(hào)H05K3/46GK101360394SQ20081013018
公開(kāi)日2009年2月4日 申請(qǐng)日期2008年7月31日 優(yōu)先權(quán)日2007年7月31日
發(fā)明者古賀裕一 申請(qǐng)人:株式會(huì)社東芝