一種485集線器電路的制作方法
【專利摘要】本實用新型公開了一種485集線器電路，包括主485芯片、延時電路、與非門和多路從485模塊，多路從485模塊包括復(fù)數(shù)個從485芯片；主485芯片的A腳接485總線的A線，B腳接485總線的B線，TX腳接地，RX腳通過第三非門接第三延時電路和第四延時電路；第三延時電路的輸出腳接從485芯片的DE腳，第四延時電路接從485芯片的RE腳，從485芯片的TX腳接地；每個從485芯片的RX腳接與非門的一個輸入腳，與非門的輸出腳通過串聯(lián)的第一非門和第二非門接第一延時電路和第二延時電路，主485芯片的RE腳接第一延時電路，DE腳接第二延時電路的輸出腳。本實用新型通過在485數(shù)據(jù)收發(fā)端各增加延時電路，從而避了在多路大負(fù)載下數(shù)據(jù)收發(fā)時所引起的信號畸變干擾，信號穩(wěn)定、驅(qū)動能力強(qiáng)。
【專利說明】
一種485集線器電路
[技術(shù)領(lǐng)域]
[0001]本實用新型涉及對講系統(tǒng)的轉(zhuǎn)發(fā)電路，尤其涉及一種485集線器電路。
[【背景技術(shù)】]
[0002]目前對講系統(tǒng)中間設(shè)備通訊轉(zhuǎn)發(fā)通常是采用交換機(jī)、CPLD或多串口主控芯片實現(xiàn)8組485數(shù)據(jù)轉(zhuǎn)發(fā)功能，實現(xiàn)成本高，需要軟件支持，通用性不強(qiáng)。有部分采用低成本485HUB模塊，但通訊只能保證少量的負(fù)載，而且只支持二級級聯(lián)，二級以上通訊不可靠。
[0003]采用低成本485HUB模塊，通訊上只能保證少量的負(fù)載，而且只能保證二級級聯(lián)，二級以上的通訊不可靠。
[0004]傳統(tǒng)半雙工485模塊的TXD端直接接低電平(GND)，發(fā)送的數(shù)據(jù)直接從485收發(fā)器的使能端(DE)輸入。485總線只有發(fā)送電平“O”的時候，驅(qū)動器才有較強(qiáng)的驅(qū)動能力，當(dāng)發(fā)送電平“I”時實質(zhì)等同于收發(fā)器待機(jī)，A、B線的差分電壓完全依賴總線的上拉、下拉以及AB端的負(fù)載電阻，所以總線驅(qū)動能力會弱很多，一旦遇到負(fù)載較多、線路較長(總線容抗也會隨著增大)，在發(fā)送高電平的時候就會出現(xiàn)信號畸變，造成無法通訊。如果通過降低發(fā)送高電平的驅(qū)動阻抗，則一旦信號阻塞很可能會出現(xiàn)不同驅(qū)動IC同時輸出高、低電平，這樣就會燒壞總線驅(qū)動電路。
[
【發(fā)明內(nèi)容】
]
[0005]本實用新型要解決的技術(shù)問題是提供一種信號穩(wěn)定、負(fù)載驅(qū)動能力強(qiáng)的485集線器電路。
[0006]為了解決上述技術(shù)問題，本實用新型采用的技術(shù)方案是，一種485集線器電路，包括主485芯片、4個延時電路、與非門和多路從485模塊，多路從485模塊包括復(fù)數(shù)個從485芯片;主485芯片的A腳接485總線的A線，B腳接485總線的B線，TX腳接地，RX腳通過第三非門分別接第三延時電路和第四延時電路;第三延時電路的輸出腳接所有從485芯片的DE腳，第四延時電路接所有從485芯片的RE腳，所有從485芯片的TX腳接地;每個從485芯片的RX腳接與非門的一個輸入腳，與非門的輸出腳先后通過串聯(lián)的第一非門和第二非門接第一延時電路和第二延時電路，主485芯片的RE腳接第一延時電路，DE腳接第二延時電路的輸出腳。
[0007]以上所述的485集線器電路，包括485保護(hù)電路，主485芯片的A腳經(jīng)485保護(hù)電路接485總線的A線，B腳經(jīng)485保護(hù)電路接485總線的B線。
[0008]以上所述的485集線器電路，包括第一二極管和第二二極管，第二非門接第一二極管的陽極，第一二極管的陰極接第一延時電路;第三非門接第二二極管的陽極，第二二極管的陰極接第四延時電路。
[0009]以上所述的485集線器電路，包括與從485芯片數(shù)量相同的第二485保護(hù)電路，第二485保護(hù)電路接從485芯片的A腳和B腳。
[0010]本實用新型通過在485數(shù)據(jù)收發(fā)端各增加延時電路，從而避了在多路大負(fù)載下數(shù)據(jù)收發(fā)時所引起的信號畸變干擾，實現(xiàn)了具有I進(jìn)多出或多進(jìn)I出的半雙工485集線器電路， 完美的解決了低成本條件下的485HUB集線器的功能，增強(qiáng)了傳輸帶載的能力。
[【附圖說明】]
[0011]下面結(jié)合附圖和【具體實施方式】對本實用新型作進(jìn)一步詳細(xì)的說明。
[0012]圖1是本實用新型實施例485集線器電路的原理框圖。
[0013]圖2是本實用新型實施例485集線器電路的電路圖。
[【具體實施方式】]
[0014]本實用新型實施例485集線器電路的構(gòu)造和原理如圖1和圖2所示，包括485保護(hù)電路、主485芯片U8、4條延時電路、與非門、多路從485模塊和8條第二485保護(hù)電路。
[0015]多路從485模塊包括8塊從485芯片485(1-8)。第二485保護(hù)電路接從485芯片的A腳和B腳。
[0016]主485芯片U8和8塊從485芯片485(1-8)均采用SP485EE芯片。
[0017]主485芯片U8的A腳經(jīng)485保護(hù)電路接485總線半雙工差分信號傳輸?shù)腁線，B腳485保護(hù)電路接485總線半雙工差分信號傳輸?shù)腂線。
[0018]如圖2所示，485保護(hù)電路和第二485保護(hù)電路包括F3 — F6、TVS4—TVS6、TVS13—TVS15;其中F3—F6型號為聚合開關(guān)SMD1206P012，TVS4—TVS6、TVS13—TVS15型號為P6KE6.8CA。
[0019]其中，4條延時電路T1-T4都是RC延時電路，高電平時充電，低電平時放電。⑶40106為六施密特觸發(fā)器，74LS30為8輸入與非門。
[0020]主485芯片U8的TX腳接地，RX腳通過非門U7C分別接第三延時電路和第四延時電路。
[0021]第三延時電路T3的輸出腳接所有從485芯片的DE腳，第四延時電路T4接所有從485芯片的RE腳，所有從485芯片的TX腳接地。
[0022]每個從485芯片的RX腳接與非門U6的一個輸入腳，與非門U6的輸出腳先后通過串聯(lián)的非門U7A和非門U7B接第一延時電路Tl和第二延時電路T2，主485芯片U8的RE腳接第一延時電路T，DE腳接第二延時電路T2的輸出腳。
[0023]其中，非門U7B接二極管DI的陽極，二極管DI的陰極接第一延時電路TI。非門U7C接二極管D2的陽極，二極管D2的陰極接第四延時電路T4。
[0024]如圖1和圖2所示，總線方向來的接收信號由485A和485B，經(jīng)保護(hù)電路到總線485模塊的RXD端，再經(jīng)⑶40106六施密特觸發(fā)器及延時電路3，轉(zhuǎn)發(fā)到8路從485模塊的DE1-8，經(jīng)RS485A-1 — RS485A-8 及 RS485B-1 — RS485B-8 轉(zhuǎn)發(fā)出去。
[0025]8 路從485模塊方向來的接收信號由 RS485A-1 — RS485A-8 及 RS485B-1 — RS485B-8，經(jīng)保護(hù)電路到從485模塊的RXDl — RXD8端，再經(jīng)8輸入與非門74LS30、⑶40106六施密特觸發(fā)器及延時電路2，轉(zhuǎn)發(fā)到總線485模塊的DE端，經(jīng)485A和485B轉(zhuǎn)發(fā)出去。
[0026]其中，主485芯片的接收端RXD信號經(jīng)過反相器接到8路從485芯片的RE/DE端，從485的接收端RXDlRXD8經(jīng)與非門接到主485芯片的的RE/DE端，延時電路I和延時電路4平時為O，故主從收發(fā)器均處于接收狀態(tài)，且RXD均為I。
[0027]當(dāng)485芯片RXD接收到電平0，經(jīng)反向變?yōu)镮，二極管D2導(dǎo)通，從485的RE會立即變?yōu)楦唠娖酵瑫r給延時電路4進(jìn)行充電，DE經(jīng)過延時電路3延時2uS左右進(jìn)入發(fā)送狀態(tài)，此時從485的TXD便將O(GND)發(fā)送到8路總線。
[0028]當(dāng)主芯片RXD再次變?yōu)殡娖絀時，經(jīng)反向變?yōu)?，二極管D2不導(dǎo)通，因為延時電路4的存在，故RE仍會維持約ImS的高電平，此時DE為0，數(shù)據(jù)靠總線的差分電壓維持高電平數(shù)據(jù)I，又因從485的RE還在延時高電平，故8路從RXD均不會接收到總線的任何畸變信號。
[0029]反方向收發(fā)的原理與上述的原理相同。
[0030]本實用新型以上實施例在延時電路的參數(shù)選取上非常關(guān)鍵，需要結(jié)合通訊波特率的特點滿足一定的時間要求，比如在最嚴(yán)苛的情況下，當(dāng)發(fā)送Oxff的時候，數(shù)據(jù)中只有一個起始位為低電平，這就需要確保延時電路4的充電時間控制在I個位寬之內(nèi)，另外放電時間要大于9個位寬，這樣每發(fā)送一個字節(jié)才不會出錯。
[0031]本實用新型以上實施例采用兩片數(shù)字邏輯芯片CD40106和74LS30，實現(xiàn)類似485HUB集線器的功能，具有I進(jìn)8出(8進(jìn)I出)半雙工傳輸功能。RXD接主485收發(fā)器的RXD^主接收到的數(shù)據(jù)轉(zhuǎn)發(fā)到8路從485總線;DE接主485收發(fā)器的收發(fā)使能，將8路從485收發(fā)器收到的數(shù)據(jù)轉(zhuǎn)發(fā)到主485總線。本實用新型以上實施例通過在485數(shù)據(jù)收發(fā)端各增加延時電路，從而避了在多路大負(fù)載下數(shù)據(jù)收發(fā)時所引起的信號畸變干擾，實現(xiàn)具有I進(jìn)8出或8進(jìn)I出的半雙工485，完美的解決了低成本條件下的485HUB集線器的功能，增強(qiáng)了傳輸帶載的能力。
【主權(quán)項】
1.一種485集線器電路，其特征在于，包括主485芯片、4個延時電路、與非門和多路從485模塊，多路從485模塊包括復(fù)數(shù)個從485芯片；主485芯片的A腳接485總線的A線，B腳接485總線的B線，TX腳接地，RX腳通過第三非門分別接第三延時電路和第四延時電路;第三延時電路的輸出腳接所有從485芯片的DE腳，第四延時電路接所有從485芯片的RE腳，所有從48 5芯片的TX腳接地;每個從48 5芯片的RX腳接與非門的一個輸入腳，與非門的輸出腳先后通過串聯(lián)的第一非門和第二非門接第一延時電路和第二延時電路，主485芯片的RE腳接第一延時電路，DE腳接第二延時電路的輸出腳。2.根據(jù)權(quán)利要求1所述的485集線器電路，其特征在于，包括485保護(hù)電路，主485芯片的A腳經(jīng)485保護(hù)電路接485總線的A線，B腳經(jīng)485保護(hù)電路接485總線的B線。3.根據(jù)權(quán)利要求1所述的485集線器電路，其特征在于，包括第一二極管和第二二極管，第二非門接第一二極管的陽極，第一二極管的陰極接第一延時電路;第三非門接第二二極管的陽極，第二二極管的陰極接第四延時電路。4.根據(jù)權(quán)利要求1所述的485集線器電路，其特征在于，包括與從485芯片數(shù)量相同的第二485保護(hù)電路，第二485保護(hù)電路接從485芯片的A腳和B腳。
【文檔編號】G06F13/40GK205666851SQ201620578850
【公開日】2016年10月26日
【申請日】2016年6月14日
【發(fā)明人】羅俊戈, 林家國, 陳淑芳, 張燕紅
【申請人】深圳市賦安智能安防系統(tǒng)有限公司