一種數(shù)據(jù)處理器的制造方法
【專利摘要】一種數(shù)據(jù)處理器，包括CPU處理單元、進(jìn)程調(diào)度芯片、預(yù)處理單元和接口單元，所述CPU處理單元包括多個嵌入設(shè)置的CPU，預(yù)處理單元設(shè)置有多個FPGA，接口單元包括SMT-1接口、RJ-45接口、SC光纖接口和FDDI接口，各個嵌入設(shè)置的CPU通過電路與進(jìn)程調(diào)度芯片后端連接，所述FPGA包括區(qū)分電路、邏輯處理模塊、外部協(xié)議處理器和匯總電路，邏輯處理模塊和外部協(xié)議處理器的前端均與區(qū)分電路后端連接，邏輯處理模塊和外部協(xié)議處理器的后端均與匯總電路前端連接，各個接口后端與對應(yīng)的區(qū)分電路前端連接，各個匯總電路與進(jìn)程調(diào)度芯片前端對應(yīng)位置連接，本實用新型結(jié)構(gòu)簡單，設(shè)備體積小，靈活性強，解決了FPGA處理業(yè)務(wù)數(shù)據(jù)的瓶頸問題，能夠?qū)崿F(xiàn)高效的數(shù)據(jù)處理能力。
【專利說明】
一種數(shù)據(jù)處理器
技術(shù)領(lǐng)域
[0001 ]本實用新型涉及數(shù)據(jù)處理技術(shù)領(lǐng)域，具體是一種數(shù)據(jù)處理器。
【背景技術(shù)】
[0002]常用的數(shù)據(jù)處理設(shè)備采用服務(wù)器集成網(wǎng)卡的方式，服務(wù)器體積龐大、耗電；網(wǎng)卡受限于服務(wù)器的機箱尺寸限制，以及傳統(tǒng)的CPU工/0總線限制，數(shù)據(jù)端口少，處理效率低。在高速數(shù)據(jù)處理中，還經(jīng)常采用分布式部署的方式，必要時，在前端加入數(shù)據(jù)分流設(shè)備，對數(shù)據(jù)進(jìn)行預(yù)處理，系統(tǒng)龐大，不僅僅滿足不了節(jié)能減排的要求，而且增加系統(tǒng)的成本。另外，業(yè)務(wù)數(shù)據(jù)在FPGA內(nèi)部分為兩大模塊處理，分別是協(xié)議處理模塊和邏輯處理模塊?！皡f(xié)議處理?！缐边\用的是FPGA內(nèi)部的N1S軟核，實現(xiàn)信令MTP2層協(xié)議處理；“邏輯處理模塊”運用的是FPGA內(nèi)部的邏輯資源，實現(xiàn)語音數(shù)據(jù)的IP轉(zhuǎn)換處理。FPGA內(nèi)部的邏輯資源強大，相比之下，協(xié)議處理能力就比較低下，這樣導(dǎo)致FPGA在處理上述業(yè)務(wù)數(shù)據(jù)時，存在處理能力瓶頸，限制整個網(wǎng)關(guān)多業(yè)務(wù)數(shù)據(jù)處理系統(tǒng)的能力，無法充分實現(xiàn)網(wǎng)關(guān)多業(yè)務(wù)數(shù)據(jù)高效處理。
【實用新型內(nèi)容】
[0003]本實用新型的目的在于提供一種結(jié)構(gòu)簡單，設(shè)備體積小，解決FPGA處理業(yè)務(wù)數(shù)據(jù)的瓶頸問題，實現(xiàn)高效數(shù)據(jù)處理能力的數(shù)據(jù)處理器，以解決上述【背景技術(shù)】中提出的問題。
[0004]為實現(xiàn)上述目的，本實用新型提供如下技術(shù)方案:
[0005]—種數(shù)據(jù)處理器，包括CPU處理單元、進(jìn)程調(diào)度芯片、預(yù)處理單元和接口單元，所述CPU處理單元包括多個嵌入設(shè)置的CPU，預(yù)處理單元設(shè)置有多個FPGA，接口單元包括SMT-1接口、RJ_45接口、SC光纖接口和H)DI接口，各個嵌入設(shè)置的CPU通過電路與進(jìn)程調(diào)度芯片后端連接，所述FPGA包括區(qū)分電路、邏輯處理模塊、外部協(xié)議處理器和匯總電路，邏輯處理模塊和外部協(xié)議處理器的前端均與區(qū)分電路后端連接，邏輯處理模塊和外部協(xié)議處理器的后端均與匯總電路前端連接，各個接口后端與對應(yīng)的區(qū)分電路前端連接，各個匯總電路與進(jìn)程調(diào)度芯片前端對應(yīng)位置連接。
[0006]進(jìn)一步的，所述CPU處理單元、進(jìn)程調(diào)度芯片、預(yù)處理單元和接口單元均由雙冗余電源提供電源。
[0007]進(jìn)一步的，所述雙冗余電源為交流電源或直流電源。
[0008]進(jìn)一步的，所述外部協(xié)議處理器為ARM、PR0WER PC或DSP處理器。
[0009]與現(xiàn)有技術(shù)相比，本實用新型的有益效果是:接口單元包括SMT-1接口、RJ_45接口、SC光纖接口和H)DI接口，規(guī)避了常規(guī)應(yīng)用中網(wǎng)卡的限制，可以根據(jù)實際業(yè)務(wù)數(shù)據(jù)處理需要選擇對應(yīng)的接口單元連接，對接入鏈路提供最大的靈活性;采用嵌入設(shè)置的CPU，使得整個裝置體積小，重量輕，節(jié)約功耗和體積;通過區(qū)分電路將導(dǎo)入的業(yè)務(wù)數(shù)據(jù)區(qū)分為語音數(shù)據(jù)和協(xié)議數(shù)據(jù)，邏輯處理模塊對語音數(shù)據(jù)進(jìn)行處理，外部協(xié)議處理器對協(xié)議數(shù)據(jù)進(jìn)行處理，通過匯總電路再將預(yù)處理后的語音數(shù)據(jù)和協(xié)議數(shù)據(jù)匯總，然后發(fā)送到進(jìn)程調(diào)度芯片內(nèi)進(jìn)行下一步的數(shù)據(jù)處理，通過外部協(xié)議處理器與邏輯處理模塊配合協(xié)調(diào)工作，充分利用FPGA強大的邏輯處理能力，解決FPGA處理的瓶頸問題，實現(xiàn)業(yè)務(wù)數(shù)據(jù)的高效處理。綜上，本實用新型結(jié)構(gòu)簡單，設(shè)備體積小，靈活性強，解決了FPGA處理業(yè)務(wù)數(shù)據(jù)的瓶頸問題，能夠?qū)崿F(xiàn)高效的數(shù)據(jù)處理能力。
【附圖說明】
[0010]圖1為一種數(shù)據(jù)處理器的結(jié)構(gòu)示意圖。
[0011]圖中:1-CPU處理單元，2-進(jìn)程調(diào)度芯片，3-匯總電路，4-外部協(xié)議處理器，5_邏輯處理模塊，6-區(qū)分電路，7-FDDI接口，8-SC光纖接口，9_RJ_45接口，10-SMT-1接口。
【具體實施方式】
[0012]下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├?，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0013]請參閱圖1，本實用新型實施例中，一種數(shù)據(jù)處理器，包括CPU處理單元1、進(jìn)程調(diào)度芯片2、預(yù)處理單元和接口單元，所述CPU處理單元I包括多個嵌入設(shè)置的CPU，預(yù)處理單元設(shè)置有多個FPGA，接口單元包括SMT-1接口 10、RJ-45接口 9、SC光纖接口 8和H)DI接口 7，用戶可以根據(jù)實際需要選擇使用接口，靈活性好，各個嵌入設(shè)置的CPU通過電路與進(jìn)程調(diào)度芯片2后端連接，所述FPGA包括區(qū)分電路6、邏輯處理模塊5、外部協(xié)議處理器4和匯總電路3，邏輯處理模塊5和外部協(xié)議處理器4的前端均與區(qū)分電路6后端連接，邏輯處理模塊5和外部協(xié)議處理器4的后端均與匯總電路3前端連接，各個接口后端與對應(yīng)的區(qū)分電路6前端連接，各個匯總電路3與進(jìn)程調(diào)度芯片2前端對應(yīng)位置連接。
[0014]實施例中，所述CPU處理單元1、進(jìn)程調(diào)度芯片2、預(yù)處理單元和接口單元均由雙冗余電源(圖中未示出)提供電源。
[0015]實施例中，所述雙冗余電源為交流電源或直流電源。
[0016]實施例中，所述外部協(xié)議處理器4為ARM、PR0WER PC或DSP處理器，其中，ARM處理器可以是具備強大協(xié)議處理能力的ARM9處理器。
[0017]本實用新型的工作原理是:接口單元包括SMT-1接口 10、RJ-45接口 45、SC光纖接口8和FDDI接口 7，規(guī)避了常規(guī)應(yīng)用中網(wǎng)卡的限制，可以根據(jù)實際業(yè)務(wù)數(shù)據(jù)處理需要選擇對應(yīng)的接口單元連接，對接入鏈路提供最大的靈活性;采用嵌入設(shè)置的CPU，使得整個裝置體積小，重量輕，節(jié)約功耗和體積;通過區(qū)分電路6將導(dǎo)入的業(yè)務(wù)數(shù)據(jù)區(qū)分為語音數(shù)據(jù)和協(xié)議數(shù)據(jù)，邏輯處理模塊5對語音數(shù)據(jù)進(jìn)行處理，外部協(xié)議處理器4對協(xié)議數(shù)據(jù)進(jìn)行處理，通過匯總電路3再將預(yù)處理后的語音數(shù)據(jù)和協(xié)議數(shù)據(jù)匯總，然后發(fā)送到進(jìn)程調(diào)度芯片2內(nèi)進(jìn)行下一步的數(shù)據(jù)處理，通過外部協(xié)議處理器4與邏輯處理模塊5配合協(xié)調(diào)工作，充分利用FPGA強大的邏輯處理能力，解決FPGA處理的瓶頸問題，實現(xiàn)業(yè)務(wù)數(shù)據(jù)的高效處理。
[0018]對于本領(lǐng)域技術(shù)人員而言，顯然本實用新型不限于上述示范性實施例的細(xì)節(jié)，而且在不背離本實用新型的精神或基本特征的情況下，能夠以其他的具體形式實現(xiàn)本實用新型。因此，無論從哪一點來看，均應(yīng)將實施例看作是示范性的，而且是非限制性的，本實用新型的范圍由所附權(quán)利要求而不是上述說明限定，因此旨在將落在權(quán)利要求的等同要件的含義和范圍內(nèi)的所有變化囊括在本實用新型內(nèi)。不應(yīng)將權(quán)利要求中的任何附圖標(biāo)記視為限制所涉及的權(quán)利要求。
[0019]此外，應(yīng)當(dāng)理解，雖然本說明書按照實施方式加以描述，但并非每個實施方式僅包含一個獨立的技術(shù)方案，說明書的這種敘述方式僅僅是為清楚起見，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)將說明書作為一個整體，各實施例中的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實施方式。
【主權(quán)項】
1.一種數(shù)據(jù)處理器，包括CPU處理單元、進(jìn)程調(diào)度芯片、預(yù)處理單元和接口單元，其特征在于，所述CHJ處理單元包括多個嵌入設(shè)置的CPU，預(yù)處理單元設(shè)置有多個FPGA，接口單元包括SMT-1接口、RJ-45接口、SC光纖接口和H)DI接口，各個嵌入設(shè)置的CPU通過電路與進(jìn)程調(diào)度芯片后端連接，所述FPGA包括區(qū)分電路、邏輯處理模塊、外部協(xié)議處理器和匯總電路，邏輯處理模塊和外部協(xié)議處理器的前端均與區(qū)分電路后端連接，邏輯處理模塊和外部協(xié)議處理器的后端均與匯總電路前端連接，各個接口后端與對應(yīng)的區(qū)分電路前端連接，各個匯總電路與進(jìn)程調(diào)度芯片前端對應(yīng)位置連接。2.根據(jù)權(quán)利要求1所述的一種數(shù)據(jù)處理器，其特征在于，所述CPU處理單元、進(jìn)程調(diào)度芯片、預(yù)處理單元和接口單元均由雙冗余電源提供電源。3.根據(jù)權(quán)利要求2所述的一種數(shù)據(jù)處理器，其特征在于，所述雙冗余電源為交流電源或直流電源。4.根據(jù)權(quán)利要求1所述的一種數(shù)據(jù)處理器，其特征在于，所述外部協(xié)議處理器為ARM、PROffER PC或DSP處理器。
【文檔編號】H04L12/02GK205430271SQ201521055304
【公開日】2016年8月3日
【申請日】2015年12月18日
【發(fā)明人】王瑋, 徐洪洲, 劉秀芳
【申請人】王瑋, 徐洪洲, 劉秀芳