一種視頻采集壓縮電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種視頻采集壓縮電路，具體是一種采用專用視頻解碼芯片和視頻壓縮芯片配合A RM處理器實(shí)現(xiàn)視頻采集壓縮的系統(tǒng)電路，屬于視頻處理技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]隨著多媒體技術(shù)的發(fā)展，數(shù)據(jù)量龐大成了視頻處理的一個(gè)突出問題；在圖像幀率及分辨率要求比較高的場(chǎng)合，僅用專用的視頻壓縮芯片或通用的高性能數(shù)字信號(hào)處理芯片(DSP)，均無法獲得令人滿意的效果。為此，人們提出了多種解決方案，其中比較有代表性的方案有兩種:一種是在中央控制器的調(diào)度下，兩片或多片視頻處理芯片并行對(duì)視頻數(shù)據(jù)進(jìn)行處理。另一種是整個(gè)視頻處理系統(tǒng)由視頻采集子系統(tǒng)和視頻壓縮子系統(tǒng)共同完成視頻處理。
[0003]無論采用上述何種技術(shù)路線，現(xiàn)有技術(shù)中普遍使用的核心處理器均為DSP芯片，但是，基于DSP的解決方案開發(fā)成本高，開發(fā)難度大。
[0004]此外廣泛采用的視頻解碼器SAA7113H芯片在上電后，芯片不是立即采集模擬視頻信號(hào)進(jìn)行A/D轉(zhuǎn)換處理，輸出數(shù)字信號(hào)，它必須由前端控制器通過I2C串行總線對(duì)其內(nèi)部寄存器進(jìn)行初始化設(shè)置后，才能正常工作?，F(xiàn)有技術(shù)中往往采用核心控制器對(duì)SAA7113H芯片進(jìn)行初始化設(shè)置，使其能夠正常工作，然而這不但不利于節(jié)約核心控制器(現(xiàn)有技術(shù)中通常采用數(shù)字信號(hào)處理器)的內(nèi)部資源，也不利于軟件調(diào)試，這又進(jìn)一步增加了開發(fā)難度。
【實(shí)用新型內(nèi)容】
[0005]針對(duì)現(xiàn)有技術(shù)存在的上述不足，本實(shí)用新型的目的是:怎樣提供開發(fā)難度小，并且能節(jié)約視頻采集系統(tǒng)主控芯片內(nèi)部資源，便于調(diào)試的視頻采集電路。
[0006]為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用了以下的技術(shù)方案。
[0007]一種視頻采集壓縮電路，其特征在于:包括ARM處理器，視頻解碼芯片，視頻壓縮模塊和單片機(jī)；所述視頻解碼芯片為SAA7113H芯片；
[0008]所述視頻解碼芯片的模擬視頻信號(hào)輸入口 VIN與CCD攝像頭的輸出端相連接；視頻解碼芯片的數(shù)字視頻信號(hào)輸出口 V0UT與視頻壓縮模塊的視頻輸入口相連接，視頻壓縮模塊的視頻流輸出口與ARM處理器的視頻數(shù)據(jù)輸入口相連接；
[0009]視頻解碼芯片的時(shí)鐘端SCL與單片機(jī)的輸入輸出口相連接，視頻解碼芯片的數(shù)據(jù)端SDA與單片機(jī)的輸入輸出口相連接。
[0010]進(jìn)一步的，所述單片機(jī)為AT89C51芯片。
[0011]更進(jìn)一步的，所述ARM處理器還與FLASH存儲(chǔ)器相連接。
[0012]相比現(xiàn)有技術(shù)，本實(shí)用新型具有如下優(yōu)點(diǎn):
[0013]本實(shí)用新型中，采用專用視頻解碼芯片、專用視頻壓縮芯片以及ARM處理器協(xié)同配合實(shí)現(xiàn)視頻的采集、壓縮以及存儲(chǔ)等處理，選用的專用視頻處理芯片均為單片芯片，且功能集成度高，而采用的核心處理器也具有使用廣泛，為多數(shù)開發(fā)人員所熟練使用，軟件開發(fā)難度小的特點(diǎn)，因此本系統(tǒng)具有便于降低軟硬件開發(fā)難度的優(yōu)點(diǎn)。
[0014]此外，本實(shí)用新型中，利用單片機(jī)的兩個(gè)輸入輸出端口模擬I2C的串行數(shù)據(jù)端SDA、串行時(shí)鐘端SCL，按照I2C協(xié)議的時(shí)序進(jìn)行配置，配置后SAA7113H芯片按奇偶場(chǎng)的順序輸出PAL制的數(shù)字視頻信號(hào)，實(shí)現(xiàn)視頻解碼，因此與現(xiàn)有技術(shù)所采用的由核心控制器對(duì)SAA7113H芯片進(jìn)行初始化設(shè)置的方式相比，本實(shí)用新型具有節(jié)省核心控制器的內(nèi)部資源，而且便于軟件調(diào)試的優(yōu)點(diǎn)。
【附圖說明】
[0015]圖1為本實(shí)用新型的電路結(jié)構(gòu)圖；
【具體實(shí)施方式】
[0016]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)說明。
[0017]—、電路連接關(guān)系
[0018]如圖1所示，本實(shí)用新型從功能上可以劃分為兩部分:
[0019](一 )視頻采集電路的主體架構(gòu)是:包括ARM處理器，視頻解碼芯片和視頻壓縮模塊。視頻解碼芯片的模擬視頻信號(hào)輸入口 VIN與CCD攝像頭的輸出端相連接；視頻解碼芯片的數(shù)字視頻信號(hào)輸出口 V0UT與視頻壓縮模塊的視頻輸入口相連接，視頻壓縮模塊的視頻流輸出口與ARM處理器的視頻數(shù)據(jù)輸入口相連接。
[0020]視頻解碼芯片為SAA7113H芯片，視頻壓縮模塊采用G07007SB芯片，ARM處理器采用S3C2410芯片；
[0021]( 二)頻解碼芯片配置電路連接關(guān)系是:
[0022]視頻解碼芯片的串行時(shí)鐘端SCL與單片機(jī)的輸入輸出口相連接，視頻解碼芯片的串行數(shù)據(jù)端SDA與單片機(jī)的輸入輸出口相連接。具體的可采用單片機(jī)的兩位普通并行輸入輸出口實(shí)現(xiàn)，例如，采用單片機(jī)的引腳P1.0和PL 1模擬I2C的SDA、SCL，按照I2C協(xié)議的時(shí)序進(jìn)行配置。
[0023]二、本實(shí)用新型的工作原理如下:
[0024]CCD攝像頭將光信號(hào)轉(zhuǎn)化為模擬視頻信號(hào)，視頻解碼器(SAA7113H芯片)將模擬視頻信號(hào)轉(zhuǎn)換為PAL制的數(shù)字視頻信號(hào)，該數(shù)字信號(hào)被視頻壓縮模塊G07007SB芯片壓縮處理后以視頻流形式輸出，而S3C2410芯片和G07007SB芯片之間則通過HPI通信實(shí)現(xiàn)數(shù)據(jù)交換。
[0025]S3C2410芯片還可以將從G07007SB芯片接收到的視頻數(shù)據(jù)暫存到片外FLASH存儲(chǔ)器中，從而完成了視頻數(shù)據(jù)的采集、壓縮以及存儲(chǔ)等一系列處理。
[0026]而視頻解碼芯片為SAA7113H芯片的配置是這樣完成的:單片機(jī)的引腳P1.0和P1.1模擬I2C的SDA、SCL，按照I2C協(xié)議的時(shí)序?qū)AA7113H芯片進(jìn)行配置；根據(jù)實(shí)際需要單片機(jī)可設(shè)置SAA7113H芯片的相關(guān)功能，如配置芯片的寄存器、復(fù)位芯片、使能芯片、改變芯片模式等。
[0027]SAA7113H芯片的時(shí)鐘由一片24.576MHz的晶振提供，產(chǎn)生內(nèi)部所需的LLC信號(hào)及其二分頻信號(hào)LLC2。其中LLC2信號(hào)用于同步整個(gè)圖像采集系統(tǒng)，一個(gè)LLC2周期采集一個(gè)象素的圖像數(shù)據(jù)。
[0028]最后說明的是，以上實(shí)施例僅用以說明本實(shí)用新型的技術(shù)方案而非限制，盡管參照較佳實(shí)施例對(duì)本實(shí)用新型進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本實(shí)用新型的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本實(shí)用新型技術(shù)方案的宗旨和范圍，其均應(yīng)涵蓋在本實(shí)用新型的權(quán)利要求范圍當(dāng)中。
【主權(quán)項(xiàng)】
1.一種視頻采集壓縮電路，其特征在于:包括ARM處理器，視頻解碼芯片，視頻壓縮模塊和單片機(jī)；所述視頻解碼芯片為SAA7113H芯片； 所述視頻解碼芯片的模擬視頻信號(hào)輸入口 VIN與CCD攝像頭的輸出端相連接；視頻解碼芯片的數(shù)字視頻信號(hào)輸出口 VOUT與視頻壓縮模塊的視頻輸入口相連接，視頻壓縮模塊的視頻流輸出口與ARM處理器的視頻數(shù)據(jù)輸入口相連接； 視頻解碼芯片的時(shí)鐘端SCL與單片機(jī)的輸入輸出口相連接，視頻解碼芯片的數(shù)據(jù)端SDA與單片機(jī)的輸入輸出口相連接。2.根據(jù)權(quán)利要求1所述的一種視頻采集壓縮電路，其特征在于，所述單片機(jī)為AT89C51芯片。3.根據(jù)權(quán)利要求1或者2所述的一種視頻采集壓縮電路，其特征在于，所述ARM處理器還與FLASH存儲(chǔ)器相連接。
【專利摘要】本實(shí)用新型公開了一種視頻采集壓縮電路，包括ARM處理器，視頻解碼芯片，視頻壓縮模塊和單片機(jī)；視頻解碼芯片為SAA7113H芯片；視頻解碼芯片的模擬視頻信號(hào)輸入口VIN與CCD攝像頭的輸出端相連接；視頻解碼芯片的數(shù)字視頻信號(hào)輸出口VOUT與視頻壓縮模塊的視頻輸入口相連接，視頻壓縮模塊的視頻流輸出口與ARM處理器的視頻數(shù)據(jù)輸入口相連接；視頻解碼芯片的時(shí)鐘端SCL與單片機(jī)的輸入輸出口相連接，視頻解碼芯片的數(shù)據(jù)端SDA與單片機(jī)的輸入輸出口相連接。本實(shí)用新型具有軟件開發(fā)難度小，開發(fā)成本低，并且有利于節(jié)省核心控制器的內(nèi)部資源，便于調(diào)試的優(yōu)點(diǎn)。
【IPC分類】H04N19/42, H04N5/232
【公開號(hào)】CN205081868
【申請(qǐng)?zhí)枴緾N201520868632
【發(fā)明人】張仕海, 何曉明, 趙雁
【申請(qǐng)人】樂山職業(yè)技術(shù)學(xué)院
【公開日】2016年3月9日
【申請(qǐng)日】2015年10月27日