專利名稱：用于數(shù)字解調(diào)器的可降低取樣率的取樣器及取樣方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)字信號(hào)處理系統(tǒng)，特別是一種用于數(shù)字解調(diào)器的可降低取樣率的取樣器及取樣方法，使用這種取樣器及取樣方法能夠重新取樣90度相移信號(hào)和同相信號(hào)。
如圖1所示，其為習(xí)知衛(wèi)星QPSK接收器的電路方框圖，在現(xiàn)代衛(wèi)星直角相移(Quadrature Phase Shift Key，下稱QPSK)通信技術(shù)中，數(shù)字QPSK解調(diào)器8之前的模擬/數(shù)字轉(zhuǎn)換器(Analog-to-Digital Converter，下稱ADC)6的取樣率是固定的(一般大于60MHz)，但是QPSK的符碼率的范圍卻很大。在單載波多通道(Multi Channel Per Carrier，下稱MCPC)系統(tǒng)中，符碼率較高。在單載波的單通道(single Channel Per Carrier，下稱SCPC)系統(tǒng)中，符碼率較低。因此數(shù)字QPSK解調(diào)器8中，必須能夠大范圍的“降低取樣率”(Down sampling)，以重新對(duì)ADC送來的信號(hào)取樣。
圖1為習(xí)知的接收衛(wèi)星信號(hào)接收器，其包括一個(gè)數(shù)字解調(diào)器，一個(gè)能在KU射頻頻帶(Radio Frequency，簡(jiǎn)稱RF)拾取信號(hào)的天線1，一個(gè)調(diào)配器2，其接收射頻信號(hào)，將其轉(zhuǎn)換成中頻信號(hào)(例如，479.5MHz)后再傳送給元件3和4(如混頻器)，本機(jī)振蕩器5連接至元件3和4再將信號(hào)送至雙重模擬/數(shù)字轉(zhuǎn)換器(Analog-to-Digital Converter，下稱ADC)6，轉(zhuǎn)換器6由一個(gè)具有取樣率fs(一般大于60MHz)的定頻石英振蕩器7所驅(qū)動(dòng)，并傳送90度相移(＂Q＂)信號(hào)和同相(＂I＂)信號(hào)至數(shù)字解調(diào)器8。
圖2為習(xí)知數(shù)字解調(diào)器8的電路方框圖，它從轉(zhuǎn)換器(ADC)6接收同相及90℃相移信號(hào)，一個(gè)典型的內(nèi)差器9具有I和Q兩個(gè)信號(hào)輸出入端，屬于一個(gè)有限脈沖響應(yīng)(Finite Impulse Response，下稱FIR)濾波器(在圖上未顯示出)，內(nèi)差濾波器由一檢查表產(chǎn)生時(shí)變?yōu)V波器系數(shù)，并有能儲(chǔ)存非同步輸入數(shù)據(jù)流的移位暫存器；符碼計(jì)時(shí)數(shù)字振蕩器10提供同步時(shí)相信號(hào)，內(nèi)差濾波器依據(jù)此時(shí)相信號(hào)去讀取檢查表；內(nèi)差器9重新取樣以非同步方式輸入數(shù)據(jù)流，依據(jù)濾波器系數(shù)并執(zhí)行數(shù)學(xué)運(yùn)算來產(chǎn)生同步輸出信號(hào)。
半-奈奎斯(Half-Nyquist)濾波器11也有與I和Q信號(hào)相應(yīng)的兩個(gè)輸入端，耦合于一復(fù)數(shù)乘法器12，半-奈奎斯濾波器11執(zhí)行“平方根上升余弦”濾波器(圖上未顯示)的運(yùn)算來與傳輸端亦為“平方根上升余弦”濾波器的頻譜整型濾波器(圖上未顯示)匹配，半-奈奎斯濾波器11濾掉不需要的信號(hào)，包括帶外雜信和由鄰近通道注入的信號(hào)干擾。傳統(tǒng)的半-奈奎斯濾波器11-般是使用有限脈沖響應(yīng)FIR濾波器代替，操作于2/T的速率，亦即每個(gè)符碼取樣兩次，其中T表示符碼時(shí)段。
由半-奈奎斯濾波器11產(chǎn)生的解調(diào)信號(hào)最好無任何載波錯(cuò)誤。在I和Q信號(hào)被送進(jìn)半-奈奎斯濾波器11之前，耦合于其前端的復(fù)數(shù)乘法器12會(huì)更正載波錯(cuò)誤。在解調(diào)信號(hào)由半-奈奎斯濾波器11產(chǎn)生之后，載波鑒別器13耦合到半-奈奎斯濾波器11來估計(jì)在解調(diào)信號(hào)中的載波錯(cuò)誤。載波鑒別器13將估測(cè)載波的頻率和相位誤差，將誤差送至載波回路濾波器14來控制載波數(shù)字振蕩器15的振蕩狀態(tài)。載波數(shù)字振蕩器15產(chǎn)生復(fù)數(shù)正弦單音cos(Δωn+Δθ)-j*sin(Δωn+Δθ)，其中Δω表示載波頻率錯(cuò)誤，Δθ表示載波相位錯(cuò)誤。在計(jì)算復(fù)數(shù)(I+jQ)*(cos+jsin)時(shí)，復(fù)數(shù)乘法器12將復(fù)數(shù)的實(shí)部I信號(hào)，虛部Q信號(hào)與復(fù)數(shù)正弦單音cos(Δωn+Δθ)-j *sin(Δωn+Δθ)相乘，產(chǎn)生一個(gè)沒有載波錯(cuò)誤的乘積值。復(fù)數(shù)乘法器12，載波鑒別器13，載波回路濾波器14和載波數(shù)字振蕩器15合并形成載波同步的鎖相回路。
類似于載波同步，符碼計(jì)時(shí)同步的鎖相回路由內(nèi)差器9，符碼計(jì)時(shí)鑒別器16、符碼計(jì)時(shí)回路濾波器17和符碼計(jì)時(shí)數(shù)字振蕩器10組合而成。載波同步和符碼計(jì)時(shí)同步的不同處在于符碼計(jì)時(shí)數(shù)字振蕩器10不是產(chǎn)生振蕩復(fù)數(shù)弦波，而是產(chǎn)生過渡性的時(shí)相信號(hào)來表示在非同步輸入數(shù)據(jù)流時(shí)序中同步數(shù)據(jù)流取樣的位置。
傳統(tǒng)的FIR內(nèi)差器9，其內(nèi)差率一般限制為輸出率大于輸入率的一半。若內(nèi)差器9的內(nèi)差數(shù)據(jù)流輸出率小于輸入率的一半，帶外雜信的頻譜分量將會(huì)頻疊進(jìn)入需求的頻譜范圍，使內(nèi)差器9無法正確內(nèi)插數(shù)據(jù)。例如，若從轉(zhuǎn)換器ADC6至內(nèi)差器9的輸入率為每秒取樣60百萬次，則最大輸出率限制為至少每秒取樣30百萬次。于是在圖2中的解調(diào)器8無法在符碼率小于轉(zhuǎn)換器ADC6的取樣率1/4的情況下運(yùn)作。解決內(nèi)差器的一半取樣率限制的傳統(tǒng)方法，是在內(nèi)差器前耦合一降低取樣率的取樣器(圖上未顯示)。該取樣器的速率為2的乘冪，使內(nèi)差率的范圍介于1/2與1之間。
圖3a為習(xí)知單輸入單輸出(Single Input Single Output，下稱SISO)取樣器的電路方框圖。降低1/2取樣率的取樣器18用于接收I或Q信號(hào)，數(shù)據(jù)流的輸入率用符號(hào)R表示，降低輸出取樣率為輸入取樣率的一半，輸出率為R/2。降低1/2取樣率的取樣器18再和另一個(gè)降低1/2取樣率的取樣器19串接，降低取樣率為1/4，輸出率為R/4。降低1/2取樣率取樣器19再和另一個(gè)降低1/2取樣率的取樣器20串接，降低取樣率為1/8，輸出率為R/8。選擇器21接收選擇控制信號(hào)從不降低取樣率，或降低取樣率為1/2,1/4,1/8當(dāng)中選取一種輸入來產(chǎn)生輸出I或Q信號(hào)。一對(duì)SISO取樣器可用組成雙輸入雙輸出(Two Input Two Output，下稱TITO)取樣器。圖3d為降低1/2取樣率取樣器18的等效表示，其中包含低通濾波器(Low Pass Filter，下稱LPF)22和二選一取樣器23以符號(hào)↓2表示。LPF22可用半頻帶濾波器來實(shí)現(xiàn)，其系數(shù)為時(shí)序{…,0,h(-5),0,h(-3),序h(-1),h(0),h(1),0,h(3),0,h(5),0,…}其中h(-n)=h(n),h(2n)=0,n為非零整數(shù)。
傳統(tǒng)的方式多時(shí)相(polyphase)降低1/2取樣率的取樣器操作于輸入率的一半，以R/2表示，但只能提供單輸入單輸出的運(yùn)算。為了要同時(shí)運(yùn)算輸出信號(hào)I和Q，需要兩個(gè)SISO多時(shí)相降低取樣率的取樣器，因此需要兩組硬件，包括兩倍的乘法器和加法器。
本發(fā)明的目的在于提供一種硬件結(jié)構(gòu)簡(jiǎn)單的可在一半取樣率下能以可變頻率來重新對(duì)數(shù)據(jù)流取樣的取樣器，以便于運(yùn)算I和Q信號(hào)。
本發(fā)明的另一目的在于提供一種適用于上述取樣器的取樣方法。
為達(dá)到上述目的本發(fā)明采取如下方案本發(fā)明用于數(shù)字解調(diào)器的可降低取樣率的取樣器，包括至少一個(gè)降低1/2取樣率取樣器，其特征在于，還包括至少二個(gè)多工器及一個(gè)降低取樣率控制器，而至少一個(gè)輸入信號(hào)接至各多工器的信號(hào)輸入端；所述降低1/2取樣率取樣器位于二個(gè)多工器之間，并依次連接；降低取樣率控制器依據(jù)降低取樣率因數(shù)產(chǎn)生至少一個(gè)輸出信號(hào)，并由降低取樣率控制器的輸出信號(hào)控制相應(yīng)多工器，以選擇多工器的開關(guān)狀態(tài)；輸入信號(hào)經(jīng)取樣后，由最末一個(gè)多工器的信號(hào)輸出端輸出。
所述的可降低取樣率的取樣器，其特征在于，所述各降低1/2取樣率取樣器，包括一低通濾波器及與其連接的一個(gè)2選1取樣器；2選1取樣器接收低通濾波器的輸出信號(hào)。
所述的可降低取樣率的取樣器，其特征在于，所述低通濾波器為一個(gè)半頻帶濾波器。
所述的可降低取樣率的取樣器，其特征在于，所述連接最末一個(gè)多工器的降低1/2取樣率取樣器的低通濾波器為一寬通帶濾波器，其他降低1/2取樣率取樣器的低通濾波器為窄通帶濾波器。
所述的可降低取樣率的取樣器，其特征在于，所述輸入信號(hào)為單輸入形式或雙輸入形式。
所述的可降低取樣率的取樣器，其特征在于，所述降低1/2取樣率取樣器，還包括一個(gè)輸入數(shù)據(jù)流格式器，其接收所述多工器的輸出信號(hào)并產(chǎn)生一串奇-時(shí)數(shù)據(jù)流與一串偶-時(shí)數(shù)據(jù)流；一個(gè)核心處理器，用以處理所述輸入數(shù)據(jù)流格式器的奇-時(shí)數(shù)據(jù)流與偶-時(shí)數(shù)據(jù)流，并輸出一交錯(cuò)數(shù)據(jù)流；一個(gè)輸出數(shù)據(jù)流格式器，用以處理所述核心處理器的交錯(cuò)數(shù)據(jù)流信號(hào)，以產(chǎn)生輸出數(shù)據(jù)流降低取樣率為輸入率的一半。
所述的可降低取樣率的取樣器，其特征在于，所述輸入數(shù)據(jù)流格式器包括一個(gè)第一暫存器，其接收一第一輸入信號(hào)，產(chǎn)生一輸出信號(hào)；一個(gè)第一多工器，具有接收第一暫存器的第一輸入信號(hào)的一個(gè)第一輸入端與接收第二輸入信號(hào)的一個(gè)第二輸入端，并輸出一串偶-時(shí)數(shù)據(jù)流；一個(gè)第二多工器，具有接收所述第二輸入信號(hào)的第一輸入端與連接第一暫存器輸出的第二輸入端，并產(chǎn)生一輸出信號(hào)；及一個(gè)第二暫存器，具有耦合于第二多工器輸出端的一個(gè)輸入端，并輸出一串奇-時(shí)數(shù)據(jù)流。
所述的可降低取樣率的取樣器，其特征在于，所述核心處理器包括至少一個(gè)乘法器，將交錯(cuò)的多個(gè)偶-時(shí)格式化數(shù)據(jù)流信號(hào)，其中包含第一輸入信號(hào)和第二輸入信號(hào)乘上一個(gè)非零系數(shù)，以產(chǎn)生一串被調(diào)整大小的偶-時(shí)數(shù)據(jù)流；至少一個(gè)第一加法器，將多個(gè)奇-時(shí)格式化數(shù)據(jù)流信號(hào)，其中包含第一輸入信號(hào)和第二輸入信號(hào)，與對(duì)稱系數(shù)相乘后的乘積相加，產(chǎn)生一串濾波后的奇-時(shí)數(shù)據(jù)流；及至少一個(gè)第二加法器，將一串經(jīng)調(diào)整的偶-時(shí)數(shù)據(jù)流與一串經(jīng)濾波的奇-時(shí)數(shù)據(jù)流相加，產(chǎn)生一串包含降低取樣率第一輸入信號(hào)和第二輸入信號(hào)的交錯(cuò)數(shù)據(jù)流。
所述的可降低取樣率的取樣器，其特征在于，所述輸出數(shù)據(jù)流格式器包括
一個(gè)第一2選1取樣器，具有接收一串交錯(cuò)數(shù)據(jù)流的輸入端和產(chǎn)生降低取樣率的同相信號(hào)輸出端；及一個(gè)暫存器，具有接收交錯(cuò)數(shù)據(jù)流的輸入端；一個(gè)第二個(gè)2選1取樣器，具有一個(gè)輸入端，以連接暫存器的輸出端，并產(chǎn)生降低取樣率90度的相移輸出信號(hào)。
本發(fā)明的可降低取樣率的取樣方法，包括下列步驟(a)由降低取樣率控制器判斷至少一輸入信號(hào)是否需要降低取樣率，若不需要降低取樣率，則直接由最末一個(gè)多工器的信號(hào)輸出端輸出信號(hào)，若要降低取樣率則執(zhí)行以下步驟；(b)由降低取樣率控制器依據(jù)降低取樣率因數(shù)產(chǎn)生至少一個(gè)輸出信號(hào)，并由降低取樣率控制器的輸出信號(hào)控制相應(yīng)多工器，以選擇多工器的開關(guān)狀態(tài)；(c)由經(jīng)選擇的多工器與位于多工器之間的降低1/2取樣率取樣器對(duì)輸入信號(hào)處理取樣；(d)要降低取樣率的輸入信號(hào)，經(jīng)取樣后，由最末一個(gè)多工器的信號(hào)輸出端輸出信號(hào)。
所述的方法，其特征在于，所述雙輸入形式的輸入信號(hào)為由90度相移和同相輸入信號(hào)組成。
本發(fā)明的降低1/2取樣率取樣器中包括一個(gè)用于計(jì)算雙輸入雙輸出(TITO)降低1/2取樣率的核心處理器，其工作于和降低取樣率輸入率R相同的速率。同相信號(hào)I和90度相移信號(hào)Q的降低取樣率經(jīng)由交錯(cuò)時(shí)序[Q＂(n),I＂(n),Q＂(n+1),I＂(n+1),…}計(jì)算產(chǎn)生輸出信號(hào)Q＂和輸出信號(hào)I＂?？山档腿勇实娜悠靼ǘ鄠€(gè)降低1/2取樣率的取樣器以相反的次序降階串接在一起。降低取樣率至(1/2)＾n可經(jīng)由安排輸入數(shù)據(jù)流穿越至最后一個(gè)降低取樣率取樣器(如圖7的第一降低1/2取樣率取樣器25)，其耦合于后一個(gè)多工器(如圖7的第一多工器25)，產(chǎn)生降低取樣率取樣器的同相信號(hào)和90度相移信號(hào)。降低1/2取樣率的取樣器的串接形式能提供好處，因?yàn)樽詈笠粋€(gè)降低1/2取樣率的取樣器需要寬的傳輸頻帶，而其它取樣器只需要窄的傳輸頻帶。
在第一個(gè)實(shí)施例中，本發(fā)明的取樣器耦合于復(fù)數(shù)乘法器和內(nèi)差器之間。在第二個(gè)實(shí)施例中，同相和90度相移信號(hào)輸入經(jīng)過復(fù)數(shù)乘法器，內(nèi)差器和取樣器。在第三個(gè)實(shí)施例中，同相和90度相移信號(hào)輸入經(jīng)過內(nèi)差器，復(fù)數(shù)乘法器和取樣器。
附圖簡(jiǎn)單說明圖1為習(xí)知衛(wèi)星QPSK接收器的電路方框圖。
圖2為習(xí)知數(shù)字QPSK解調(diào)器的電路方框圖。
圖3a-b為習(xí)知使用單輸入單輸出的一種可降低取樣率的取樣器的電路方框圖。
圖4a為習(xí)知數(shù)字QPSK解調(diào)器的取樣器第一應(yīng)用例的電路方框圖。
圖4b為習(xí)知數(shù)字QPSK解調(diào)器的取樣器第一應(yīng)用例以降低取樣率方式對(duì)數(shù)據(jù)流取樣的示意圖。
圖5a為習(xí)知數(shù)字QPSK解調(diào)器的取樣器第二應(yīng)用例的電路方框圖。
圖5b為習(xí)知數(shù)字QPSK解調(diào)器的取樣器第二應(yīng)用例以降低取樣率方式對(duì)數(shù)據(jù)流取樣的示意圖。
圖6a為習(xí)知數(shù)字QPSK解調(diào)器的取樣器第三應(yīng)用例的電路方框圖。
圖6b為習(xí)知數(shù)字QPSK解調(diào)器的取樣器第三應(yīng)用例以降低取樣率方式對(duì)數(shù)據(jù)流取樣的示意圖。
圖7為本發(fā)明具有單輸入單輸出的可降低取樣率的取樣器的電路方框圖。
圖8為本發(fā)明具有雙輸入雙輸出的降低取樣率取樣器的電路方框圖。
圖9a-h為串接降低取樣率取樣器使取樣率降低為1/8的示意圖。
圖10為本發(fā)明的雙輸入雙輸出降低1/2取樣率取樣器的電路方框圖。
圖11為1/2降低取樣率取樣器的輸入數(shù)據(jù)流格式器的電路方框圖。
圖12a為核心處理器的電路方框圖，將圖11所示的時(shí)間延遲暫存器以Z-1a表示；圖12b舉例說明，關(guān)于圖12a的核心處理器在時(shí)間t計(jì)算90度相移降低取樣率輸出Q”的示意圖；圖12c舉例說明核心處理器在時(shí)間t+1計(jì)算同相降低取樣率的輸出I”的示意圖。
圖13為降低1/2取樣率取樣器的輸出數(shù)據(jù)流格式器的示意圖。
圖14A,14B為本發(fā)明實(shí)施例中多工器的電路圖，14C為降低取樣率控制器的電路圖。
結(jié)合附圖及實(shí)施例對(duì)本發(fā)明的結(jié)構(gòu)特點(diǎn)詳細(xì)說明如下參考圖4a和4b，其為習(xí)知數(shù)字QPSK解調(diào)器的取樣器應(yīng)用例的電路方框圖。數(shù)字解調(diào)器8包括取樣器24和多個(gè)傳統(tǒng)設(shè)備，傳統(tǒng)設(shè)備包括內(nèi)差器9、復(fù)數(shù)乘法器12、半-奈奎斯濾波器11、載波鑒別器13、載波回路濾波器14、載波數(shù)字振蕩器15、符碼計(jì)時(shí)鑒別器16、符碼計(jì)時(shí)回路濾波器17和符碼計(jì)時(shí)數(shù)字振蕩器10。在此實(shí)施例中，復(fù)數(shù)乘法器12耦合于模擬/數(shù)字轉(zhuǎn)換器(ADC)6，復(fù)數(shù)乘法器12接收來自于轉(zhuǎn)換器6的信號(hào)并移動(dòng)其信號(hào)頻譜，以避免信號(hào)被取樣器24濾掉。取樣器24接收數(shù)據(jù)流的取樣率為fs,fs表示轉(zhuǎn)換器6的取樣率，其單位為取樣數(shù)/秒。內(nèi)差器9的輸出率為2/T，表示每一符碼有兩個(gè)取樣。圖4b為依照第一個(gè)實(shí)施例以降低取樣率對(duì)數(shù)據(jù)流取樣的示意圖。設(shè)k=2，復(fù)數(shù)乘法器12接收同相和90度相移信號(hào)的速率為fs。取樣器24由復(fù)數(shù)乘法器12接收輸入率為fs，產(chǎn)生速率為fs/4的輸出至內(nèi)差器9。內(nèi)差器9在產(chǎn)生輸出信號(hào)，其速率為2/T。假設(shè)最初fs設(shè)定為60MHz,fs/4為15MHz,2/T介于7.5MHz與15MHz之間。
如圖5所示，其為習(xí)知數(shù)字QPSK解調(diào)器的取樣器第二應(yīng)用例的電路方框圖。數(shù)字QPSK解調(diào)器8包括取樣器24和許多傳統(tǒng)設(shè)備，傳統(tǒng)設(shè)備包括復(fù)數(shù)乘法器12、內(nèi)差器9、半-奈奎斯濾波器11、載波鑒別器13、載波回路濾波器14、載波數(shù)字振蕩器15、符碼計(jì)時(shí)鑒別器16、符碼計(jì)時(shí)回路濾波器17和符碼計(jì)時(shí)數(shù)字振蕩器10。內(nèi)差器9由復(fù)數(shù)乘法器12接收輸入信號(hào)，速率為fs，其中fs表示轉(zhuǎn)換器6的取樣率，單位為取樣數(shù)/秒。取樣器24由內(nèi)差器9接收輸入信號(hào)，速率為(2/T)2K，同時(shí)產(chǎn)生輸出信號(hào)，速率2/T，表示每一符碼取樣兩次。圖5b為依照第二應(yīng)用例以降低取樣率對(duì)數(shù)據(jù)流取樣的示意圖。設(shè)k=2,fs=60MHz，內(nèi)差器9以60MHz的速率接收同相和90度相移信號(hào)。取樣器24接收輸入率為(2/T)×4MHz，產(chǎn)生輸出率為2/T，其中7.5MHz≤2/T≤15MHz。
圖6a為習(xí)知數(shù)字QPSK解調(diào)器的取樣器第三應(yīng)用例的電路方框圖。數(shù)字解調(diào)器8包括取樣器和多個(gè)傳統(tǒng)元件，傳統(tǒng)元件包括內(nèi)差器9、復(fù)數(shù)乘法器12、半-奈奎斯濾波器11、載波鑒別器13、載波回路濾波器14、載波數(shù)字振蕩器15、符碼計(jì)時(shí)鑒別器16、符碼計(jì)時(shí)回路濾波器17和符碼計(jì)時(shí)數(shù)字振蕩器10。相對(duì)于上述前兩個(gè)應(yīng)用實(shí)施例，此實(shí)施例有一優(yōu)點(diǎn)，就是不以內(nèi)差器9，而是以復(fù)數(shù)乘法器12耦合于轉(zhuǎn)換器6，復(fù)數(shù)乘法器12接收信號(hào)輸入率為(2/T)2k。取樣器24接收信號(hào)輸入率為(2/T)2k，輸出率為(2/T)。圖6b為習(xí)知第三應(yīng)用例以降低取樣率方式對(duì)數(shù)據(jù)流取樣的示意圖。設(shè)k=2，fs=60MHz，取樣器24接收輸入率為(2/T)×4而產(chǎn)生輸出率為2/T，其中7.5MHz≤2/T≤15MHz。
圖7為單輸入單輸出取樣器的電路方框圖，其多階式硬件結(jié)構(gòu)以相反的次序降階連接。其中一降階模組50包括一個(gè)耦合于多工器30與降低1/2取樣率取樣器27。第一降低1/2取樣率的取樣器25、第一多工器26和第二多工器28以最后降階來產(chǎn)生降低取樣率取樣器輸出同相或90度相移信號(hào)。鄰次于最后降階模組50為第二降低1/2取樣率取樣器27和另一第二多工器30。若有必要，可將更多降階模組50(如第二降低1/2取樣率取樣器(未標(biāo)示)和第二多工器(未標(biāo)示)耦合于另一個(gè)第二多工器30。第一多工器26產(chǎn)生的輸出信號(hào)表示可降低取樣率取樣器24的輸出信號(hào)。
若要將輸入信號(hào)繞過(Bypass)取樣器24，則降低取樣率控制器31的SEL_1信號(hào)可選擇第一多工器26中的第一輸入狀態(tài)設(shè)定為邏輯“1”。若要將輸入信號(hào)降低取樣率為原來的一半，則降低取樣率控制器31的SEL_2信號(hào)可將第二多工器28中的第一輸入狀態(tài)設(shè)定為邏輯“1”而將第一多工器26的SEL_1信號(hào)與第一輸入設(shè)定為邏輯“0”。若要降低取樣率為1/4，另一第一多工器30的第一輸入狀態(tài)中SEL_3信號(hào)設(shè)定為“1”，第二多工器28中SEL_2信號(hào)與第一輸入設(shè)定為“0”，第一多工器26中SEL_1信號(hào)與第一輸入設(shè)定為“0”。若要降低取樣率為1/8,SEL_4信號(hào)設(shè)定為“1”，而SEL_3,SEL_2,SEL_1設(shè)定為“0”。當(dāng)設(shè)定SEL_3,SEL_2,SEL_1為“1”時(shí)，多工器26,28,30的第一輸入共同耦合來接收降低取樣率取樣器24的輸入信號(hào)。當(dāng)SEL_1設(shè)定為“0”時(shí)，第一多工器26的第二輸入端接收來自于第一降低1/2取樣率降低取樣器25的信號(hào)。當(dāng)SEL_2設(shè)定為“0”時(shí)，第二多工器28的第二輸入端接收來自于第一降低1/2取樣率取樣器27的信號(hào)。當(dāng)SEL_3設(shè)定為“0”時(shí)，另一第二多工器30的第二輸入端接收來自于另一第二降低1/2取樣率取樣器(未標(biāo)示)的信號(hào)，但系統(tǒng)的最后一個(gè)第二多工器可不需具有第二輸入端。此項(xiàng)設(shè)定選擇信號(hào)的方法同樣適用于比1/8或更高階的降低取樣率。表一為上述信號(hào)運(yùn)算和邏輯狀態(tài)的摘述。
表1
其中X代表無關(guān)狀態(tài)(X=0或X=1)
圖8為雙輸入雙輸出(TITO)降低取樣率取樣器24的電路方框圖，其多階式硬件結(jié)構(gòu)也是以相反的次序降階連接。其中一個(gè)TITO降階模組51包括一個(gè)第二降低1/2取樣率取樣器34與一個(gè)第二多工器37。如圖8所示，TITO第二降低1/2取樣率取樣器34耦合于第二多工器35的第二輸入，且第二降低1/2取樣率取樣器34為一窄通帶降低取樣率濾波器；及另一個(gè)第二多工器37耦合第二降低1/2取樣率取樣器34的輸入端，而第二多工器37具有至少一個(gè)第一輸入端耦合有輸入信號(hào)(例如，圖8的同相I輸入或90度相移Q輸入信號(hào))，且第二多工器37于串接時(shí)可具有一個(gè)第二輸入耦合另一降低1/2取樣率取樣器的輸出。在最后TITO降階時(shí)則由第二個(gè)多工器35、第一降低1/2取樣率取樣器32和第一多工器33構(gòu)成，產(chǎn)生一對(duì)輸出為降低取樣率同相和90度相移的輸出信號(hào)。若有必要，額外的TITO降階模組可耦合于第二多工器35，并借由第一多工器33產(chǎn)生輸出信號(hào)為取樣器24的輸出信號(hào)。
若要將那對(duì)輸入信號(hào)繞過取樣器24，則由降低取樣率控制器31設(shè)定第一多工器33中SEL_1信號(hào)為“1”。若要將取樣率降為1/2，則將第二多工器35中SEL_2信號(hào)設(shè)定為“1”，而將SEL_1信號(hào)設(shè)定為“0”。若要將取樣率降為1/4，則將SEL_3信號(hào)設(shè)定為“1”,SEL_2和SEL_1信號(hào)設(shè)定為“0”；設(shè)定選擇信號(hào)的方法同樣適用于更高的降低取樣率。當(dāng)SEL_3,SEL_2和SEL_1設(shè)定為“1”時(shí)，多工器33,35和37的第一對(duì)輸入端共同耦合來接收降低取樣率取樣器24的輸入信號(hào)。當(dāng)SEL_1設(shè)定為“0”，第一多工器33的第二對(duì)輸入端由TITO第一降低1/2取樣率取樣器32接收信號(hào)。當(dāng)SEL_2設(shè)定為“0”，第二多工器35的第二對(duì)輸入由TITO第二降低1/2取樣率取樣器34接收信號(hào)。當(dāng)SEL_3設(shè)定為“0”，另一個(gè)第二多工器37的第二對(duì)輸入由TITO其他第二降低1/2取樣取樣器接收信號(hào)。設(shè)定選擇信號(hào)的方法同樣適用于更高的降低取樣率。表1為上述信號(hào)的運(yùn)算和邏輯狀態(tài)。
表1也能應(yīng)用于降低取樣率取樣器24中的TITO降低1/2取樣率取樣器32、34，它們的操作速率和數(shù)據(jù)流輸入率R相同，為傳統(tǒng)的多時(shí)相降低取樣率取樣器操作速率R/2的2倍。同相信號(hào)I和90度相移信號(hào)Q在交錯(cuò)時(shí)序{Q＂(n),I＂(n),Q＂(n+1),I＂(n+1),……}中，由計(jì)算產(chǎn)生Q＂輸出和I＂輸出信號(hào)，因此可減少計(jì)算元件如乘法器，加法器等的數(shù)量為一半。
在圖9a-h中，三個(gè)1/2降低取樣率取樣器串接在一起，如同圖7和圖8所示，降低取樣率為1/8。降低1/2取樣率取樣器25降低取樣率為1/2。串接取樣器25和26降低取樣率為1/4。串接取樣器25、26和27降低取樣率為1/8。低通濾波器(LPF)38、40和42位于二選一取樣器39、41和42(圖9a以↓2表示)之前，以確保信號(hào)為有限頻寬。串接低通濾器與二選一取樣器同樣適用于降低取樣率取樣器32和34。在圖9a中，“w”信號(hào)以8R速率進(jìn)入降低1/2取樣率取樣器27，經(jīng)過低通濾波器38和二選一取樣器39，產(chǎn)生信號(hào)X，再以4R速率進(jìn)入二選一取樣器26，經(jīng)過低通濾波器40和二選一取樣器41，產(chǎn)生信號(hào)y，再以2R速率進(jìn)入降低1/2取樣率取樣器25，經(jīng)過低通濾波器42和二選一取樣器43，產(chǎn)生輸出信號(hào)z。圖9b為進(jìn)入降低取樣率取樣器25、26和27輸入信號(hào)w的信號(hào)頻譜，以8R速率取樣。圖9c描述降低取樣率LPF_3的頻率響應(yīng)，并顯示通帶過渡區(qū)與阻帶的位置，它有狹窄而寬度足夠的通帶來允許信號(hào)通過。狹窄的通帶可產(chǎn)生平坦的過渡區(qū)，阻帶將包含于信號(hào)w頻率4R附近不需要的雜信頻譜分量濾掉，避免雜信頻疊進(jìn)入輸出信號(hào)x。圖9d顯示信號(hào)x的頻譜，其數(shù)據(jù)流率為4R并以4R的速率重新取樣。圖9e為降低取樣率LPF_2的頻率響應(yīng)。和LPF_3類似，LPF_2有狹窄的通帶和平坦的過渡區(qū)。LPF_2的阻帶阻止雜信頻疊于2R附近頻率。圖9f顯示降低1/2取樣率取樣器26的輸出信號(hào)y，其數(shù)據(jù)流率為2R并以2R的速率重新取樣。圖9g為降低取樣率LPE_1的頻率響應(yīng)。LPF_1必須有寬通帶的特性，因此有陡峭的過渡區(qū)。LPF_1的阻帶防止雜信頻疊于R附近頻率。圖9h顯示降低取樣率取樣器27的輸出信號(hào)z，其數(shù)據(jù)流率為R并以R的速率重新對(duì)所要的信號(hào)取樣。在串接的降低取樣率取樣器中，除最后一個(gè)取樣率取樣器，其它低通濾波器都有狹窄的通帶。狹窄通帶可產(chǎn)生平坦的過渡區(qū)，因此需要較短的濾波器長度。最后一個(gè)降低取樣率取樣器，有陡峭的過渡區(qū)，因此需要較長的濾波器長度。若將最后一個(gè)低通濾波器LPF_1的通帶寬度表示為Ω_pass_1，則將倒數(shù)第n個(gè)低通濾波器LPFn的通帶寬度表示為Ω_pass_n,Ω_pass_n等于Ω_pass_1/2n-1。舉例而言，若Ω_pass_1=2π/4弧度/取樣，則Ω_pass_2=2π/8,Ω_pass_3=2π/16。Ω_pass_1濾波器需要較長的濾波器長度，這會(huì)增加元件成本。Ω_pass_2和Ω_pass_3濾波器需要較短的濾波器長度，可減少元件成本，因此也會(huì)減少整個(gè)設(shè)計(jì)的成本。
圖10為圖8所示降低取樣率取樣器32或34中TITO降低1/2取樣率取樣器的電路方框圖，包括輸入數(shù)據(jù)流格式器44、核心處理器45和輸出數(shù)據(jù)流格式器46。輸入數(shù)據(jù)流格式器44接收同相I和90度相移Q信號(hào)作為輸入信號(hào)，產(chǎn)生一串包含I與Q信號(hào)的偶-時(shí)數(shù)據(jù)流和一包含I和Q信號(hào)的奇-時(shí)數(shù)據(jù)流。核心處理器45以交錯(cuò)時(shí)序計(jì)算偶-時(shí)數(shù)據(jù)流與奇-時(shí)數(shù)據(jù)流，產(chǎn)生輸出x。輸出數(shù)據(jù)流格式器46解多工數(shù)據(jù)流x產(chǎn)生輸出I和Q信號(hào)。舉例而言，假設(shè)輸入數(shù)據(jù)流格式器44的I輸入端接收下列數(shù)據(jù)流I(2n),I(2n+1),I(2n+2),I(2n+3),I(2n+4),I(2n+5),I(2n+6),I(2n+7)等，而Q輸入端接收下列數(shù)據(jù)流Q(2n),Q(2n+1),Q(2n+2),Q(2n+3),Q(2n+4),Q(2n+5),Q(2n+6),Q(2n+7)等，產(chǎn)生一串偶-時(shí)數(shù)據(jù)流Q(2n)I(2n),Q(2n+2)I(2n+2),Q(2n+4)I(n+4),Q(2n+6)I(2n+6)等和一串奇-時(shí)數(shù)據(jù)流Q(2n+1)I(2n+1),Q(2n+3)I(2n+3),Q(2n+5)I(2n+5),Q(2n+7)I(2n+7)等?；貞?yīng)于由輸入數(shù)據(jù)流格式器44所傳來的偶-時(shí)和奇-時(shí)數(shù)據(jù)流，核心處理器45隨后產(chǎn)生x數(shù)據(jù)流，舉例如下Q＂(n-3)I＂(n-3),Q＂(n-2)I＂(n-2),Q＂(n-1)I＂(n-1)和Q＂(n)I＂(n)。輸出數(shù)據(jù)流格式器46產(chǎn)生輸出I＂:I＂(n-3),I＂(n-2),I＂(n-1),I＂(n)和輸出Q＂:Q＂(n-3),Q＂(n-2),Q＂(n-1)，Q＂(n)，其中I＂(n)=h(O)*I(2n)+∑h(k)*{I(2n-k)+I(2n+k)}k=1,3,5,7Q＂(n)=h(O)*Q(2n)+∑h(k)*{ Q(2n-k)+Q(2n+k)}k=1,3,5,7第一輸出I＂信號(hào)對(duì)應(yīng)于第一輸入I信號(hào)，第二輸出Q＂信號(hào)對(duì)應(yīng)于第二輸入Q信號(hào)。第一和第二輸入信號(hào)的位置可以交換使Q代表第一信號(hào)而I代表第二信號(hào)。I和Q可以離散時(shí)域來看，時(shí)間頻譜以t表示。偶-時(shí)和奇-時(shí)數(shù)據(jù)流的標(biāo)記基于選擇一時(shí)間快照。如果在時(shí)間t的數(shù)據(jù)快照(snapshotof data)，發(fā)生在{…,t-2,t,t+2,…}代表奇-時(shí)數(shù)據(jù)流，則數(shù)據(jù)流在{…,t-1,t+1,t+3,…}代表偶-時(shí)數(shù)據(jù)流。
圖11，表示輸入數(shù)據(jù)流格式44，其包括Z-1暫存器47，多工器48、49和Z-1暫存器50。輸入數(shù)據(jù)流格式器44產(chǎn)生一串包含I和Q信號(hào)的偶-時(shí)數(shù)據(jù)流和一串包含I和Q信號(hào)的奇-時(shí)數(shù)據(jù)流給核心處理器45。Z-1暫存器47接收一串I信號(hào)I(2n),I(2n+1),I(2n+2),I(2n+3),I(2n+4),I(2n+5),I(2n+6),I(2n+7)等，產(chǎn)生Temp_1[50]數(shù)據(jù)流時(shí)序I(2n-1),I(2n),I(2n+1),I(2n+2),I(2n+3),I(2n+4),I(2n+5),I(2n+6)等。Q信號(hào)包括時(shí)序Q(2n),Q(2n+1),Q(2n+2),Q(2n+3),Q(2n+4),Q(2n+5),Q(2n+6),Q(2n+7)等，并由多工控制信號(hào)MUX_SEL(此多工控制信號(hào)MUX_SEL可由多工器自己或降低取樣率控制器發(fā)出)決定由多工器48來接收。多工器49有兩個(gè)輸入，邏輯“0”或低態(tài)與邏輯“1”或高態(tài)，由多工控制信號(hào)MUX_SEL所啟動(dòng)。當(dāng)多工控制信號(hào)MUX_SEL啟動(dòng)多工器48邏輯低態(tài)時(shí)，多工器48由Q信號(hào)產(chǎn)生偶-時(shí)數(shù)據(jù)流輸出；當(dāng)多工控制信號(hào)MUX_SEL啟動(dòng)多工器49邏輯低態(tài)時(shí)，多工器49由Q信號(hào)產(chǎn)生奇-時(shí)數(shù)據(jù)流輸出。多工器49產(chǎn)生Temp-2[51]數(shù)據(jù)流時(shí)序I(2n-1),Q(2n+1),I(2n+1),Q(2n+3),I(2n+3),Q(2n+5),I(2n+5),Q(2n+7),I(2n+7)等。多工器48產(chǎn)生一串偶-時(shí)數(shù)據(jù)流Q(2n),I(2n),Q(2n+2),I(2n+2),Q(2n+4),I(2n+4),Q(2n+6),I(2n+6)等。Z-1暫存器50產(chǎn)生一串奇-時(shí)數(shù)據(jù)流Q(2n-1),I(2n-1),Q(2n+1),I(2n+1),Q(2n+3),I(2n+3),Q(2n+5),I(2n+5)等。
圖12a為計(jì)算I＂和Q＂輸出核心處理器的回路示意圖。符碼x表示I＂和Q＂輸出，在經(jīng)過兩分支相加錯(cuò)時(shí)序中處理。上面的偶-時(shí)相濾波器由輸入數(shù)據(jù)流格式44接收偶-時(shí)數(shù)據(jù)流，其系數(shù)為{0,0,0,0,0,h(0),0,0,0,0,0}，只有一個(gè)非零系數(shù)，可藉由一系列以Z-1表示的延遲與一個(gè)與此非零系數(shù)的乘法來計(jì)算出來。符碼Z-1代表1/R時(shí)間延遲，其中R表示降低1/2取樣率取樣器的輸入率。下面的奇-時(shí)相濾波器由輸入數(shù)據(jù)流格式器44接收奇-時(shí)數(shù)據(jù)流，其系數(shù)為{h(5),0,h(3),0,h(1),0,h(1),0,h(3),0,h(5)}，并可繼續(xù)延伸(舉例而言)為{…,h(7),0,h(5),0,h(3)…,h(3),0.h(5),0,h(7)…}。下面的奇-時(shí)相濾波器包含對(duì)稱系數(shù)，因此可藉由在相對(duì)于相同系數(shù)對(duì)稱位置計(jì)算每一對(duì)數(shù)據(jù)流的和，乘上對(duì)應(yīng)系收，再次所有乘積加起來產(chǎn)生濾波器輸出。乘法器52乘h(0)的輸出表示第一濾波器的輸出。加法器53的輸出表示第二濾波器的輸出。乘法器52的輸出和加法器53的輸出經(jīng)由加法器54相加之后產(chǎn)生輸出x。
圖12b為圖12a的核心處理器在現(xiàn)時(shí)t計(jì)算90度相移降低取樣率輸出Q”的狀態(tài)；在現(xiàn)時(shí)，上面分支的輸入信號(hào)或偶-時(shí)數(shù)據(jù)流為Q(2n+6)。在上面分支的許多移位暫存器55、56、57、58、59和60其內(nèi)容值包含下列數(shù)據(jù)流I(2n+4),Q(2n+4),I(2n+2),Q(2n+2),I(2n)和Q(2n)。在此時(shí)，下面分支的輸入，或奇-時(shí)數(shù)據(jù)流包含Q(2n+5)。在下面分支的許多移位暫存器61、62、63、64、65、66、67、68、69、70其內(nèi)容值包含下列數(shù)據(jù)流I(2n+3),Q(2n+3),I(2n+1),Q(2n+1),I(2n-1),Q(2n-1),I(2n-3),Q(2n-3),I(2N-5)和Q(2n-5)。降低1/2取樣率取樣器的輸出以符碼Q＂(n)表示。
圖12c為在TITO降低1/2取樣率取樣器中的核心處理器的電路方框圖，依照?qǐng)D12a在下一時(shí)間單位t+1時(shí)計(jì)算輸出I。在圖12c中顯示I和Q的數(shù)值為在t+1時(shí)間取樣的例子，其中t表示在圖12b中描述的時(shí)刻。在時(shí)間為t+1時(shí)，上面分支的輸入，或偶-時(shí)數(shù)據(jù)流包含I(2n+6)等數(shù)據(jù)。在t+1時(shí)，下面分支的輸入，或奇-時(shí)數(shù)據(jù)流，包含Q(2n+5)等數(shù)據(jù)。TITO降低取樣率取樣器的輸出以符碼I＂(n)表示。
圖13為輸出數(shù)據(jù)流格式器46的電路方框圖，產(chǎn)生輸出數(shù)據(jù)流降低取樣率為輸入率的一半。輸出數(shù)據(jù)流格式器46實(shí)際運(yùn)作是將I和Q信號(hào)解多工，其功能類似于開關(guān)，接收輸入信號(hào)x再將數(shù)據(jù)流轉(zhuǎn)送至兩個(gè)可能輸出端其中之一。x數(shù)據(jù)流傳送經(jīng)過二選一取樣器55，其降低取樣率倍數(shù)為2，產(chǎn)生輸出信號(hào)I＂。交替地，x數(shù)據(jù)流傳送經(jīng)過Z-1暫存器56與二選一取樣器57，產(chǎn)生輸出Q＂。例如，若x數(shù)據(jù)流包含Q＂(n-3)I＂(n-3),Q＂(n-2)I＂(n-2),Q＂(n-1)I＂(n-1)和Q＂(n)-I＂(n)，則二選一取樣器55產(chǎn)生輸出I＂:I＂(n-3),I＂(n-2),I＂(n-1),I＂(n)而二選一取樣器57產(chǎn)生輸出Q＂:Q＂(n-3),Q＂(n-2),Q＂(n-1),Q＂(n)。
本發(fā)明的第一、第二降低1/2取樣率取樣器的電路及功能是相同的，只是兩者的低通濾波器的頻率相應(yīng)有所不同。如圖14A,14B所示，其為本發(fā)明實(shí)施例中多工器的電路圖，第一及第二多工器的電路及功能是一樣的，如圖所示，如果選擇Sel=1，則輸出=輸入(1)，如果選擇Sel=0，輸出=輸入(0)Sel=2。圖14C為本發(fā)明實(shí)施例中降低取樣率控制器的電路圖，其中降低取樣率取樣器的數(shù)目為(0,1,2,3)。
以上有關(guān)本發(fā)明實(shí)施例及


，并非用來限定本發(fā)明保護(hù)范圍。
權(quán)利要求
1.一種用于數(shù)字解調(diào)器的可降低取樣率的取樣器，包括至少一個(gè)降低1/2取樣率取樣器，其特征在于，還包括至少二個(gè)多工器及一個(gè)降低取樣率控制器，而至少一個(gè)輸入信號(hào)接至各多工器的信號(hào)輸入端；所述降低1/2取樣率取樣器位于二個(gè)多工器之間，并依次連接；降低取樣率控制器依據(jù)降低取樣率因數(shù)產(chǎn)生至少一個(gè)輸出信號(hào)，并由降低取樣率控制器的輸出信號(hào)控制相應(yīng)多工器，以選擇多工器的開關(guān)狀態(tài)；輸入信號(hào)經(jīng)取樣后，由最末一個(gè)多工器的信號(hào)輸出端輸出。
2.根據(jù)權(quán)利要求1所述的可降低取樣率的取樣器，其特征在于，所述輸入信號(hào)為單輸入形式。
3.根據(jù)權(quán)利要求1所述的可降低取樣率的取樣器，其特征在于，所述各降低1/2取樣率取樣器，包括一低通濾波器及與其連接的一個(gè)2選1取樣器；2選1取樣器接收低通濾波器的輸出信號(hào)。
4.根據(jù)權(quán)利要求3所述的可降低取樣率的取樣器，其特征在于，所述低通濾波器為一個(gè)半頻帶濾波器。
5.根據(jù)權(quán)利要求3所述的可降低取樣率的取樣器，其特征在于，所述連接最末一個(gè)多工器的降低1/2取樣率取樣器的低通濾波器為一寬通帶濾波器，其他降低1/2取樣率取樣器的低通濾波器為窄通帶濾波器。
6.根據(jù)權(quán)利要求1所述的可降低取樣率的取樣器，其特征在于，所述輸入信號(hào)為雙輸入形式。
7.根據(jù)權(quán)利要求6所述的可降低取樣率的取樣器，其特征在于，所述降低1/2取樣率取樣器，還包括一個(gè)輸入數(shù)據(jù)流格式器，其接收所述多工器的輸出信號(hào)并產(chǎn)生一串奇-時(shí)數(shù)據(jù)流與一串偶-時(shí)數(shù)據(jù)流；一個(gè)核心處理器，用以處理所述輸入數(shù)據(jù)流格式器的奇-時(shí)數(shù)據(jù)流與偶-時(shí)數(shù)據(jù)流，并輸出一交錯(cuò)數(shù)據(jù)流；一個(gè)輸出數(shù)據(jù)流格式器，用以處理所述核心處理器的交錯(cuò)數(shù)據(jù)流信號(hào)，以產(chǎn)生輸出數(shù)據(jù)流降低取樣率為輸入率的一半。
8.根據(jù)權(quán)利要求7所述的可降低取樣率的取樣器，其特征在于，所述輸入數(shù)據(jù)流格式器包括一個(gè)第一暫存器，其接收一第一輸入信號(hào)，產(chǎn)生一輸出信號(hào)；一個(gè)第一多工器，具有接收第一暫存器的第一輸入信號(hào)的一個(gè)第一輸入端與接收第二輸入信號(hào)的一個(gè)第二輸入端，并輸出一串偶-時(shí)數(shù)據(jù)流；一個(gè)第二多工器，具有接收所述第二輸入信號(hào)的第一輸入端與連接第一暫存器輸出的第二輸入端，并產(chǎn)生一輸出信號(hào)；及一個(gè)第二暫存器，具有耦合于第二多工器輸出端的一個(gè)輸入端，并輸出一串奇-時(shí)數(shù)據(jù)流。
9.根據(jù)權(quán)利要求7所述的可降低取樣率的取樣器，其特征在于，所述核心處理器包括至少一個(gè)乘法器，將交錯(cuò)的多個(gè)偶-時(shí)格式化數(shù)據(jù)流信號(hào)，其中包含第一輸入信號(hào)和第二輸入信號(hào)乘上一個(gè)非零系數(shù)，以產(chǎn)生一串被調(diào)整大小的偶-時(shí)數(shù)據(jù)流；至少一個(gè)第一加法器，將多個(gè)奇-時(shí)格式化數(shù)據(jù)流信號(hào)，其中包含第一輸入信號(hào)和第二輸入信號(hào)，與對(duì)稱系數(shù)相乘后的乘積相加，產(chǎn)生一串濾波后的奇-時(shí)數(shù)據(jù)流；及至少一個(gè)第二加法器，將一串經(jīng)調(diào)整的偶-時(shí)數(shù)據(jù)流與一串經(jīng)濾波的奇-時(shí)數(shù)據(jù)流相加，產(chǎn)生一串包含降低取樣率第一輸入信號(hào)和第二輸入信號(hào)的交錯(cuò)數(shù)據(jù)流。
10.根據(jù)權(quán)利要求7所述的可降低取樣率的取樣器，其特征在于，所述輸出數(shù)據(jù)流格式器包括一個(gè)第一2選1取樣器，具有接收一串交錯(cuò)數(shù)據(jù)流的輸入端和產(chǎn)生降低取樣率的同相信號(hào)輸出端；及一個(gè)暫存器，具有接收交錯(cuò)數(shù)據(jù)流的輸入端；一個(gè)第二個(gè)2選1取樣器，具有一個(gè)輸入端，以連接暫存器的輸出端，并產(chǎn)生降低取樣率90度的相移輸出信號(hào)。
11.一種適用于權(quán)利要求1～10所述取樣器的可降低取樣率的取樣方法，其特征在于，包括下列步驟(a)由降低取樣率控制器判斷至少一輸入信號(hào)是否需要降低取樣率，若不需要降低取樣率，則直接由最末一個(gè)多工器的信號(hào)輸出端輸出信號(hào)，若要降低取樣率則執(zhí)行以下步驟；(b)由降低取樣率控制器依據(jù)降低取樣率因數(shù)產(chǎn)生至少一個(gè)輸出信號(hào)，并由降低取樣率控制器的輸出信號(hào)控制相應(yīng)多工器，以選擇多工器的開關(guān)狀態(tài)；(c)由經(jīng)選擇的多工器與位于多工器之間的降低1/2取樣率取樣器對(duì)輸入信號(hào)處理取樣；(d)要降低取樣率的輸入信號(hào)，經(jīng)取樣后，由最末一個(gè)多工器的信號(hào)輸出端輸出信號(hào)。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述輸入信號(hào)為單輸入形式。
13.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述輸入信號(hào)為雙輸入形式。
14.根據(jù)權(quán)利要求13所述的方法，其特征在于，所述雙輸入形式的輸入信號(hào)為由90度相移和同相輸入信號(hào)組成。
全文摘要
一種用于數(shù)字解調(diào)器的可降低取樣率的取樣器及取樣方法,取樣器包括降低1/2取樣率取樣器、多工器及控制器;降低取樣率取樣器,包括:低通濾波器、2選1取樣器、輸入及輸出數(shù)據(jù)流格式器、核心處理器;取樣方法,包括步驟:由控制器判斷輸入信號(hào)是否需降低取樣率,若否,直接由最末一多工器輸出信號(hào),若是則執(zhí)行以下步驟:由控制器依取樣率因數(shù)產(chǎn)生輸出信號(hào),并由其控制多工器的開關(guān)狀態(tài);由相應(yīng)降低取樣率取樣器取樣;由最末一多工器輸出信號(hào)。
文檔編號(hào)H04L27/233GK1212545SQ9810110
公開日1999年3月31日 申請(qǐng)日期1998年3月13日 優(yōu)先權(quán)日1997年9月23日
發(fā)明者黃克強(qiáng) 申請(qǐng)人:財(cái)團(tuán)法人工業(yè)技術(shù)研究院