本發(fā)明涉及網(wǎng)絡(luò)，尤其涉及一種報(bào)文處理方法、裝置、設(shè)備、網(wǎng)卡及計(jì)算機(jī)程序產(chǎn)品。

背景技術(shù)：

1、當(dāng)網(wǎng)絡(luò)中存在待處理報(bào)文時(shí)，網(wǎng)卡可以從網(wǎng)絡(luò)中接收?qǐng)?bào)文，并通知核心處理器（central?processing?unit，簡(jiǎn)稱(chēng)cpu）有新的報(bào)文到達(dá)，而后cpu可以從網(wǎng)卡的緩沖區(qū)域獲取到待處理報(bào)文，對(duì)待處理報(bào)文進(jìn)行處理，并將處理后報(bào)文轉(zhuǎn)發(fā)至網(wǎng)卡，以使網(wǎng)卡進(jìn)行相對(duì)應(yīng)的轉(zhuǎn)發(fā)操作。

2、由于網(wǎng)卡可以具有不同的工作狀態(tài)，當(dāng)網(wǎng)卡工作在異常壓力場(chǎng)景時(shí)，可能會(huì)使得發(fā)送方向的報(bào)文出現(xiàn)異常丟包的情況，此時(shí)，發(fā)送方向報(bào)文所對(duì)應(yīng)的保序隊(duì)列中的保序信息會(huì)一直等待超時(shí)彈出，從而導(dǎo)致保序隊(duì)列的頭阻塞，影響后續(xù)的報(bào)文轉(zhuǎn)發(fā)時(shí)延。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明實(shí)施例提供了一種報(bào)文處理方法、裝置、設(shè)備、網(wǎng)卡及計(jì)算機(jī)程序產(chǎn)品，能夠避免保序隊(duì)列出現(xiàn)頭阻塞的情況，從而保證后續(xù)的報(bào)文轉(zhuǎn)發(fā)時(shí)延。

2、第一方面，本發(fā)明實(shí)施例提供一種報(bào)文處理方法，應(yīng)用于現(xiàn)場(chǎng)可編程門(mén)陣列fpga模塊，所述fpga模塊通信連接有驅(qū)動(dòng)模塊，所述驅(qū)動(dòng)模塊用于驅(qū)動(dòng)所述fpga模塊與主機(jī)內(nèi)存之間進(jìn)行數(shù)據(jù)傳輸；所述方法包括：

3、所述fpga模塊通過(guò)所述驅(qū)動(dòng)模塊獲取待處理的當(dāng)前報(bào)文；

4、在所述當(dāng)前報(bào)文為需丟棄報(bào)文的情況下，所述fpga模塊確定用于實(shí)現(xiàn)報(bào)文處理操作的保序隊(duì)列，其中，所述保序隊(duì)列中至少包括：需要進(jìn)行保序操作的各個(gè)報(bào)文的保序信息；

5、所述fpga模塊將所述當(dāng)前報(bào)文丟棄，并釋放所述保序隊(duì)列中所述當(dāng)前報(bào)文的保序信息。

6、第二方面，本發(fā)明實(shí)施例提供了一種報(bào)文處理裝置，應(yīng)用于現(xiàn)場(chǎng)可編程門(mén)陣列fpga模塊，所述fpga模塊通信連接有驅(qū)動(dòng)模塊，所述驅(qū)動(dòng)模塊用于驅(qū)動(dòng)所述fpga模塊與主機(jī)內(nèi)存之間進(jìn)行數(shù)據(jù)傳輸；所述裝置包括：

7、第一獲取模塊，用于獲取通過(guò)所述驅(qū)動(dòng)模塊待處理的當(dāng)前報(bào)文；

8、第一確定模塊，用于在所述當(dāng)前報(bào)文為需丟棄報(bào)文的情況下，確定用于實(shí)現(xiàn)報(bào)文處理操作的保序隊(duì)列，其中，所述保序隊(duì)列中至少包括：需要進(jìn)行保序操作的各個(gè)報(bào)文的保序信息；

9、第一處理模塊，用于將所述當(dāng)前報(bào)文丟棄，并釋放所述保序隊(duì)列中所述當(dāng)前報(bào)文的保序信息。

10、第三方面，本發(fā)明實(shí)施例提供了一種電子設(shè)備，包括：存儲(chǔ)器、處理器；其中，所述存儲(chǔ)器用于存儲(chǔ)一條或多條計(jì)算機(jī)指令，其中，所述一條或多條計(jì)算機(jī)指令被所述處理器執(zhí)行時(shí)實(shí)現(xiàn)上述第一方面中的報(bào)文處理方法。

11、第四方面，本發(fā)明實(shí)施例提供了一種計(jì)算機(jī)存儲(chǔ)介質(zhì)，用于儲(chǔ)存計(jì)算機(jī)程序，所述計(jì)算機(jī)程序使計(jì)算機(jī)執(zhí)行時(shí)實(shí)現(xiàn)上述第一方面中的報(bào)文處理方法。

12、第五方面，本發(fā)明實(shí)施例提供了一種計(jì)算機(jī)程序產(chǎn)品，包括：存儲(chǔ)有計(jì)算機(jī)指令的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，當(dāng)所述計(jì)算機(jī)指令被一個(gè)或多個(gè)處理器執(zhí)行時(shí)，致使所述一個(gè)或多個(gè)處理器執(zhí)行上述第一方面所示的報(bào)文處理方法中的步驟。

13、第六方面，本發(fā)明實(shí)施例提供一種報(bào)文處理方法，應(yīng)用于驅(qū)動(dòng)模塊，所述驅(qū)動(dòng)模塊用于驅(qū)動(dòng)現(xiàn)場(chǎng)可編程門(mén)陣列fpga模塊與主機(jī)內(nèi)存之間進(jìn)行數(shù)據(jù)傳輸；所述方法包括：

14、獲取用于實(shí)現(xiàn)報(bào)文處理操作的空閑報(bào)文描述符；

15、當(dāng)所述驅(qū)動(dòng)模塊檢測(cè)存在丟包的情況下，基于所述空閑報(bào)文描述符，確定未丟棄報(bào)文以及位于所述未丟棄報(bào)文之后的需進(jìn)行保序操作的丟棄報(bào)文數(shù)量；

16、將所述丟棄報(bào)文數(shù)量添加在所述未丟棄報(bào)文的尾部字段。

17、第七方面，本發(fā)明實(shí)施例提供一種報(bào)文處理裝置，應(yīng)用于驅(qū)動(dòng)模塊，所述驅(qū)動(dòng)模塊用于驅(qū)動(dòng)現(xiàn)場(chǎng)可編程門(mén)陣列fpga模塊與主機(jī)內(nèi)存之間進(jìn)行數(shù)據(jù)傳輸；所述裝置包括：

18、第二獲取模塊，用于獲取用于實(shí)現(xiàn)報(bào)文處理操作的空閑報(bào)文描述符；

19、第二確定模塊，用于當(dāng)所述驅(qū)動(dòng)模塊檢測(cè)存在丟包的情況下，基于所述空閑報(bào)文描述符，確定未丟棄報(bào)文以及位于所述未丟棄報(bào)文之后的需進(jìn)行保序操作的丟棄報(bào)文數(shù)量；

20、第二處理模塊，用于將所述丟棄報(bào)文數(shù)量添加在所述未丟棄報(bào)文的尾部字段。

21、第八方面，本發(fā)明實(shí)施例提供了一種電子設(shè)備，包括：存儲(chǔ)器、處理器；其中，所述存儲(chǔ)器用于存儲(chǔ)一條或多條計(jì)算機(jī)指令，其中，所述一條或多條計(jì)算機(jī)指令被所述處理器執(zhí)行時(shí)實(shí)現(xiàn)上述第六方面中的報(bào)文處理方法。

22、第九方面，本發(fā)明實(shí)施例提供了一種計(jì)算機(jī)存儲(chǔ)介質(zhì)，用于儲(chǔ)存計(jì)算機(jī)程序，所述計(jì)算機(jī)程序使計(jì)算機(jī)執(zhí)行時(shí)實(shí)現(xiàn)上述第六方面中的報(bào)文處理方法。

23、第十方面，本發(fā)明實(shí)施例提供了一種計(jì)算機(jī)程序產(chǎn)品，包括：存儲(chǔ)有計(jì)算機(jī)指令的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，當(dāng)所述計(jì)算機(jī)指令被一個(gè)或多個(gè)處理器執(zhí)行時(shí)，致使所述一個(gè)或多個(gè)處理器執(zhí)行上述第六方面所示的報(bào)文處理方法中的步驟。

24、第十一方面，本發(fā)明實(shí)施例提供了一種網(wǎng)卡，包括：現(xiàn)場(chǎng)可編程門(mén)陣列fpga模塊和與所述fpga模塊通信連接的驅(qū)動(dòng)模塊，所述驅(qū)動(dòng)模塊用于驅(qū)動(dòng)所述fpga模塊與主機(jī)內(nèi)存之間進(jìn)行數(shù)據(jù)傳輸；

25、所述驅(qū)動(dòng)模塊，用于獲取用于實(shí)現(xiàn)報(bào)文處理操作的空閑報(bào)文描述符；當(dāng)所述驅(qū)動(dòng)模塊檢測(cè)存在丟包的情況下，基于所述空閑報(bào)文描述符，確定未丟棄報(bào)文以及位于所述未丟棄報(bào)文之后的需進(jìn)行保序操作的丟棄報(bào)文數(shù)量；將所述丟棄報(bào)文數(shù)量添加在所述未丟棄報(bào)文的尾部字段；

26、所述fpga模塊，用于通過(guò)所述驅(qū)動(dòng)模塊獲取待處理的當(dāng)前報(bào)文；在所述當(dāng)前報(bào)文為需丟棄報(bào)文的情況下，確定用于實(shí)現(xiàn)報(bào)文處理操作的保序隊(duì)列，其中，所述保序隊(duì)列中至少包括：需要進(jìn)行保序操作的各個(gè)報(bào)文的保序信息；將所述當(dāng)前報(bào)文丟棄，并釋放所述保序隊(duì)列中所述當(dāng)前報(bào)文的保序信息。

27、本發(fā)明實(shí)施例提供的報(bào)文處理方法、裝置、設(shè)備、網(wǎng)卡及計(jì)算機(jī)程序產(chǎn)品，通過(guò)所述驅(qū)動(dòng)模塊獲取待處理的當(dāng)前報(bào)文，在所述當(dāng)前報(bào)文為需丟棄報(bào)文的情況下，確定用于實(shí)現(xiàn)報(bào)文處理操作的保序隊(duì)列，而后可以將所述當(dāng)前報(bào)文丟棄，并釋放所述保序隊(duì)列中所述當(dāng)前報(bào)文的保序信息，這樣可以避免因軟件異常丟包操作而導(dǎo)致保序隊(duì)列中出現(xiàn)頭阻塞的情況，同時(shí)能夠保證報(bào)文轉(zhuǎn)發(fā)的時(shí)延和性能，而后可以利用釋放了保序信息的保序隊(duì)列對(duì)其他的待處理報(bào)文進(jìn)行分析處理操作，從而有利于提高報(bào)文處理操作的質(zhì)量和效率，進(jìn)一步保證了該方法的實(shí)用性。

技術(shù)特征：

1.一種報(bào)文處理方法，其特征在于，應(yīng)用于現(xiàn)場(chǎng)可編程門(mén)陣列fpga模塊，所述fpga模塊通信連接有驅(qū)動(dòng)模塊，所述驅(qū)動(dòng)模塊用于驅(qū)動(dòng)所述fpga模塊與主機(jī)內(nèi)存之間進(jìn)行數(shù)據(jù)傳輸；所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在獲取待處理的當(dāng)前報(bào)文之后，所述方法還包括：

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，基于所述丟棄報(bào)文數(shù)量，識(shí)別所述當(dāng)前報(bào)文是否為需丟棄報(bào)文，包括：

4.根據(jù)權(quán)利要求2所述的方法，其特征在于，確定位于所述前一處理報(bào)文之后的需要進(jìn)行丟棄操作的丟棄報(bào)文數(shù)量，包括：

5.根據(jù)權(quán)利要求4所述的方法，其特征在于，在獲取預(yù)設(shè)信息隊(duì)列之前，所述方法還包括：

6.一種報(bào)文處理方法，其特征在于，應(yīng)用于驅(qū)動(dòng)模塊，所述驅(qū)動(dòng)模塊用于驅(qū)動(dòng)現(xiàn)場(chǎng)可編程門(mén)陣列fpga模塊與主機(jī)內(nèi)存之間進(jìn)行數(shù)據(jù)傳輸；所述方法包括：

7.根據(jù)權(quán)利要求6所述的方法，其特征在于，在獲取用于實(shí)現(xiàn)報(bào)文處理操作的空閑報(bào)文描述符之后，所述方法還包括：

8.根據(jù)權(quán)利要求6所述的方法，其特征在于，基于所述空閑報(bào)文描述符，確定未丟棄報(bào)文以及位于所述未丟棄報(bào)文之后的需進(jìn)行保序操作的丟棄報(bào)文數(shù)量，包括：

9.根據(jù)權(quán)利要求8所述的方法，其特征在于，在所述待處理報(bào)文集合中，確定位于所述未丟棄報(bào)文之后的多個(gè)需保序報(bào)文，包括：

10.根據(jù)權(quán)利要求9所述的方法，其特征在于，確定各個(gè)待處理報(bào)文的報(bào)文類(lèi)型，包括：

11.根據(jù)權(quán)利要求9所述的方法，其特征在于，基于各個(gè)待處理報(bào)文的報(bào)文類(lèi)型，確定所述多個(gè)需保序報(bào)文，包括：

12.根據(jù)權(quán)利要求9所述的方法，其特征在于，在獲取待處理報(bào)文集合之后，所述方法還包括：

13.一種報(bào)文處理裝置，其特征在于，應(yīng)用于現(xiàn)場(chǎng)可編程門(mén)陣列fpga模塊，所述fpga模塊通信連接有驅(qū)動(dòng)模塊，所述驅(qū)動(dòng)模塊用于驅(qū)動(dòng)所述fpga模塊與主機(jī)內(nèi)存之間進(jìn)行數(shù)據(jù)傳輸；所述裝置包括：

14.一種報(bào)文處理裝置，其特征在于，應(yīng)用于驅(qū)動(dòng)模塊，所述驅(qū)動(dòng)模塊用于驅(qū)動(dòng)現(xiàn)場(chǎng)可編程門(mén)陣列fpga模塊與主機(jī)內(nèi)存之間進(jìn)行數(shù)據(jù)傳輸；所述裝置包括：

15.一種網(wǎng)卡，其特征在于，包括：現(xiàn)場(chǎng)可編程門(mén)陣列fpga模塊和與所述fpga模塊通信連接的驅(qū)動(dòng)模塊，所述驅(qū)動(dòng)模塊用于驅(qū)動(dòng)所述fpga模塊與主機(jī)內(nèi)存之間進(jìn)行數(shù)據(jù)傳輸；

16.一種電子設(shè)備，其特征在于，包括：存儲(chǔ)器、處理器；其中，所述存儲(chǔ)器用于存儲(chǔ)一條或多條計(jì)算機(jī)指令，其中，所述一條或多條計(jì)算機(jī)指令被所述處理器執(zhí)行時(shí)實(shí)現(xiàn)上述權(quán)利要求1-12中任意一項(xiàng)的方法。

17.一種計(jì)算機(jī)存儲(chǔ)介質(zhì)，其特征在于，用于儲(chǔ)存計(jì)算機(jī)程序，所述計(jì)算機(jī)程序使計(jì)算機(jī)執(zhí)行時(shí)實(shí)現(xiàn)上述權(quán)利要求1-12中任意一項(xiàng)的方法。

18.一種計(jì)算機(jī)程序產(chǎn)品，其特征在于，包括：計(jì)算機(jī)程序，當(dāng)所述計(jì)算機(jī)程序被電子設(shè)備的處理器執(zhí)行時(shí)，使所述處理器執(zhí)行上述權(quán)利要求1-12中任意一項(xiàng)的方法中的步驟。

技術(shù)總結(jié)
本發(fā)明實(shí)施例涉及網(wǎng)絡(luò)技術(shù)領(lǐng)域，具體提供了一種報(bào)文處理方法、裝置、設(shè)備、網(wǎng)卡及計(jì)算機(jī)程序產(chǎn)品。報(bào)文處理方法應(yīng)用于現(xiàn)場(chǎng)可編程門(mén)陣列FPGA模塊，F(xiàn)PGA模塊通信連接有驅(qū)動(dòng)模塊，驅(qū)動(dòng)模塊用于驅(qū)動(dòng)FPGA模塊與主機(jī)內(nèi)存之間進(jìn)行數(shù)據(jù)傳輸；方法包括：FPGA模塊通過(guò)驅(qū)動(dòng)模塊獲取待處理的當(dāng)前報(bào)文；在當(dāng)前報(bào)文為需丟棄報(bào)文的情況下，F(xiàn)PGA模塊確定用于實(shí)現(xiàn)報(bào)文處理操作的保序隊(duì)列，其中，保序隊(duì)列中至少包括：需要進(jìn)行保序操作的各個(gè)報(bào)文的保序信息；FPGA模塊將當(dāng)前報(bào)文丟棄，并釋放保序隊(duì)列中當(dāng)前報(bào)文的保序信息。本實(shí)施例中，避免了因軟件異常丟包操作而導(dǎo)致保序隊(duì)列中出現(xiàn)頭阻塞的情況，同時(shí)避免影響報(bào)文轉(zhuǎn)發(fā)的時(shí)延和性能。

技術(shù)研發(fā)人員：林宇翔,梁軍,祝順民
受保護(hù)的技術(shù)使用者：阿里云計(jì)算有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9