一種基于arm實現(xiàn)數(shù)字下變頻的寬頻掃描系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及一種基于ARM實現(xiàn)數(shù)字下變頻的寬頻掃描系統(tǒng)。本系統(tǒng)包括含有程序的ARM主控制器、FPGA芯片、DDC芯片、DDC芯片、時鐘芯片、五個A/D轉(zhuǎn)換芯片、內(nèi)部晶振、放大器和環(huán)路濾波電路。本系統(tǒng)提高了寬頻掃描的穩(wěn)定性、系統(tǒng)工作的實時性和可靠性。在提高射頻模塊的整體性能同時，實現(xiàn)了數(shù)字下變頻寬頻掃描功能，同時降低了程序運算量，達到了充分利用ARM控制功能。系統(tǒng)控制結(jié)構(gòu)簡單、占用資源少，可移植性高。此外，本系統(tǒng)還具有集成度高，運行速度快，方便維護和升級的優(yōu)勢。
【專利說明】一種基于ARM實現(xiàn)數(shù)字下變頻的寬頻掃描系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信領(lǐng)域數(shù)據(jù)采集分析處理技術(shù)，特別涉及一種基于ARM實現(xiàn)數(shù)字下變頻的寬頻掃描系統(tǒng)。
【背景技術(shù)】
[0002]傳統(tǒng)的數(shù)字掃描處理方法首先是對低中頻信號進行ADC低采樣率采樣，然后將采樣數(shù)據(jù)保存RAM中；當數(shù)據(jù)足夠后，進行數(shù)字掃描運算處理。這種處理在高中頻信號方面，需要提高存儲空間，增加運算量，有很多冗余輸出數(shù)據(jù)，導(dǎo)致效率非常低。隨著信號處理技術(shù)的進步和電子技術(shù)的發(fā)展，數(shù)據(jù)通信量越來越大，對射頻信號進行數(shù)字下變頻處理，實現(xiàn)寬頻掃描的要求越來越高。

【發(fā)明內(nèi)容】

[0003]鑒于上述現(xiàn)有技術(shù)存在的問題，本發(fā)明提供一種基于ARM實現(xiàn)數(shù)字下變頻的寬頻掃描系統(tǒng)。本系統(tǒng)基于ARM的實時處理、高性能平臺，使其可以簡化地應(yīng)用于實時傳輸系統(tǒng)內(nèi)部，完成數(shù)據(jù)傳輸，滿足系統(tǒng)對數(shù)據(jù)帶寬、抗干擾、實時處理等多方面的要求。
[0004]本系統(tǒng)由ARM芯片與FPGA芯片、DDC芯片結(jié)合實現(xiàn)的數(shù)字下變頻，實現(xiàn)的寬頻掃描是一種新型的數(shù)字處理技術(shù)，它充分利用數(shù)字下變頻的優(yōu)化算法及FPGA與ARM領(lǐng)域的新技術(shù)，考慮了那些需要寬頻掃描的應(yīng)用場合，并將原有的數(shù)字下變頻寬頻掃描系統(tǒng)做了許多改進，以滿足某些特殊的應(yīng)用需求，它可以提供30M-3000M的寬頻掃描，并且掃描的速率快、性能穩(wěn)定，能夠最大程度地實現(xiàn)寬頻掃描技術(shù)的實現(xiàn)。
[0005]本發(fā)明采取的技術(shù)方案是:一種基于ARM實現(xiàn)數(shù)字下變頻的寬頻掃描系統(tǒng)，其特征在于，包括含有程序的ARM主控制器、FPGA芯片、DDC芯片U1、DDC芯片U2、時鐘芯片U3、A/D轉(zhuǎn)換芯片D1、A/D轉(zhuǎn)換芯片D2、A/D轉(zhuǎn)換芯片D3、A/D轉(zhuǎn)換芯片D4、A/D轉(zhuǎn)換芯片D5、內(nèi)部晶振、AD8376放大器和環(huán)路濾波電路，其中高頻頭輸入的一路信號通過AD8376放大器與A/D轉(zhuǎn)換芯片Dl連接，A/D采集芯片Dl與DDC芯片Ul的B腳連接，DDC芯片Ul的I腳、2腳、3腳、4腳連接后與FPGA芯片連接；高頻頭輸入的二路、三路、四路、五路信號分別與A/D轉(zhuǎn)換芯片D2、A/D轉(zhuǎn)換芯片D3、A/D轉(zhuǎn)換芯片D4、A/D轉(zhuǎn)換芯片D5連接，A/D轉(zhuǎn)換芯片D2、A/D轉(zhuǎn)換芯片D3、A/D轉(zhuǎn)換芯片D4、A/D轉(zhuǎn)換芯片D5分別與DDC芯片U2的A腳、B腳、C腳、D腳連接，DDC芯片U2的I腳、2腳、3腳、4腳分別與FPGA芯片連接；DDC芯片Ul與DDC芯片U2連接；FPGA芯片與AD8376放大器連接，F(xiàn)PGA芯片與ARM主控制器雙向連接；時鐘芯片U3分別與A/D轉(zhuǎn)換芯片D1、A/D轉(zhuǎn)換芯片D2、A/D轉(zhuǎn)換芯片D3、A/D轉(zhuǎn)換芯片D4、A/D轉(zhuǎn)換芯片D5、ARM主控制器、環(huán)路濾波電路及內(nèi)部晶振連接。
[0006]本發(fā)明與現(xiàn)有技術(shù)相比具有的優(yōu)點及有益效果:本系統(tǒng)提高了寬頻掃描的穩(wěn)定性、系統(tǒng)工作的實時性和可靠性。在提高射頻模塊的整體性能同時，實現(xiàn)了數(shù)字下變頻寬頻掃描功能，降低程序運算量，達到充分利用ARM控制功能。系統(tǒng)控制結(jié)構(gòu)簡單、占用資源少，可移植性高。此外，本系統(tǒng)還具有集成度高，運行速度快，方便維護和升級的優(yōu)勢?！緦＠綀D】

【附圖說明】
[0007]圖1為本發(fā)明電路原理框圖；
圖2為本發(fā)明數(shù)據(jù)流傳輸流程圖；
圖3為ARM主控制器程序流程圖。
【具體實施方式】
[0008]以下結(jié)合附圖和實施例對本發(fā)明作進一步說明:
參照圖1，本系統(tǒng)ARM主控制器采用Sunsam公司的S3C44B0 ARM7芯片，該芯片具有設(shè)計靈活、運行高速，調(diào)試簡單，抗干擾能力強的優(yōu)點，這對于數(shù)字下變頻寬頻掃描技術(shù)有著重要意義。FPGA采用ALTERA公司的EP2C36F系列芯片作為FPGA處理，與ARM7芯片進行信息交互，該芯片實現(xiàn)簡單，控制修正電平、門限等參數(shù)，F(xiàn)PGA芯片與DDC芯片結(jié)合將經(jīng)A/D轉(zhuǎn)換后的數(shù)字信號進行處理，DDC芯片直接與FPGA芯片進行數(shù)據(jù)交互，將處理結(jié)果發(fā)送給ARM7芯片，通過設(shè)計與ARM7芯片接口相關(guān)的驅(qū)動程序、應(yīng)用程序和FPGA解調(diào)程序，ARM7芯片進行參數(shù)修正和數(shù)據(jù)解析，實現(xiàn)了數(shù)據(jù)的發(fā)送與處理，最終實現(xiàn)寬頻掃描的功能。
[0009]本系統(tǒng)DDC采用HSP50214B芯片，A/D轉(zhuǎn)換芯片采用通用芯片LTC2205 ;放大器采用AD8376可變增益放大器；時鐘U3采用AD9522芯片。系統(tǒng)采用專用DDC芯片將中頻信號數(shù)字下變頻至零中頻，DDC輸出可參數(shù)配置選擇，支持1、Q輸出，支持極坐標輸出，適合FPGA芯片結(jié)合ARM7芯片實現(xiàn)數(shù)字采樣。
[0010]參照圖2，系統(tǒng)數(shù)據(jù)流傳輸流程為:模擬I信號、模擬Q信號分別通過A/D轉(zhuǎn)換芯片和DDC芯片進行信號轉(zhuǎn)換和處理，再經(jīng)FPGA芯片中的分段STFT模塊進行數(shù)據(jù)整理，N點，N點FFT根據(jù)Nyquist采樣定理進行運算處理，將數(shù)據(jù)分別進行門限檢測和頻譜緩存，再將數(shù)據(jù)送至ARM模塊進行時域、頻域進行電平、增益修正和控制命令處理。
[0011]參照圖3，ARM主控制器程序包括以下步驟:
步驟一.1/O管腳設(shè)置函數(shù)、設(shè)置IO相關(guān)寄存器；
步驟二.從鐵電中讀取時鐘、現(xiàn)場等參數(shù)；
步驟三.設(shè)置內(nèi)部晶振；
步驟四.高頻頭復(fù)位操作；
步驟五.判斷是否滿足循環(huán)條件進行循環(huán)，如果滿足循環(huán)條件，從鐵電中讀取AD值；若滿足循環(huán)條件，則退出；
步驟六.判斷AD值是否大于0x1000，如果AD值大于0x1000，修改增益值；否則采用默認增益值；
步驟七.進行增益設(shè)置；
步驟八.掃描次數(shù)統(tǒng)計；
步驟九.進行自動增益、手動增益配置；
步驟十.判斷是否符合掃描開始，如果符合掃描開始，延時5ms，設(shè)置掃描標志位為1，若符合掃描開始，則掃描標志位為0，然后返回步驟五；
步驟十一.判斷是否手動增益，如果是，進行手動增益配置；若不是，則進行自動增益配置；
步驟十二.調(diào)用命令組包函數(shù)，將參數(shù)修正與控制命令信息發(fā)送FPGA ； 步驟十三.判斷報文長度是否滿足要求，如果滿足要求，調(diào)用函數(shù)，分解FPGA發(fā)送來的報文；若不滿足要求，則命令阻塞，返回步驟五，繼續(xù)接收FPGA報文。
【權(quán)利要求】
1.一種基于ARM實現(xiàn)數(shù)字下變頻的寬頻掃描系統(tǒng)，其特征在于，包括含有程序的ARM主控制器、FPGA芯片、DDC芯片U1、DDC芯片U2、時鐘芯片U3、A/D轉(zhuǎn)換芯片D1、A/D轉(zhuǎn)換芯片D2、A/D轉(zhuǎn)換芯片D3、A/D轉(zhuǎn)換芯片D4、A/D轉(zhuǎn)換芯片D5、內(nèi)部晶振、AD8376放大器和環(huán)路濾波電路，其中高頻頭輸入的一路信號通過AD8376放大器與A/D轉(zhuǎn)換芯片Dl連接，A/D采集芯片Dl與DDC芯片Ul的B腳連接，DDC芯片Ul的I腳、2腳、3腳、4腳連接后與FPGA芯片連接；高頻頭輸入的二路、三路、四路、五路信號分別與A/D轉(zhuǎn)換芯片D2、A/D轉(zhuǎn)換芯片D3、A/D轉(zhuǎn)換芯片D4、A/D轉(zhuǎn)換芯片D5連接，A/D轉(zhuǎn)換芯片D2、A/D轉(zhuǎn)換芯片D3、A/D轉(zhuǎn)換芯片D4、A/D轉(zhuǎn)換芯片D5分別與DDC芯片U2的A腳、B腳、C腳、D腳連接，DDC芯片U2的I腳、2腳、3腳、4腳分別與FPGA芯片連接；DDC芯片Ul與DDC芯片U2連接；FPGA芯片與AD8376放大器連接，F(xiàn)PGA芯片與ARM主控制器雙向連接；時鐘芯片U3分別與A/D轉(zhuǎn)換芯片D1、A/D轉(zhuǎn)換芯片D2、A/D轉(zhuǎn)換芯片D3、A/D轉(zhuǎn)換芯片D4、A/D轉(zhuǎn)換芯片D5、ARM主控制器、環(huán)路濾波電路及內(nèi)部晶振連接。
2.根據(jù)權(quán)利要求1所述的一種基于ARM實現(xiàn)數(shù)字下變頻的寬頻掃描系統(tǒng)，其特征在于，ARM主控制器程序包括以下步驟: 步驟一.1/O管腳設(shè)置函數(shù)、設(shè)置IO相關(guān)寄存器； 步驟二.從鐵電中讀取時鐘、現(xiàn)場等參數(shù)； 步驟三.設(shè)置內(nèi)部晶振； 步驟四.高頻頭復(fù)位操作； 步驟五.判斷是否滿足循環(huán)條件進行循環(huán)，如果滿足循環(huán)條件，從鐵電中讀取AD值；若滿足循環(huán)條件，則退出； 步驟六.判斷AD值是否大于0x1000，如果AD值大于0x1000，修改增益值；否則采用默認增益值； 步驟七.進行增益設(shè)置； 步驟八.掃描次數(shù)統(tǒng)計； 步驟九.進行自動增益、手動增益配置； 步驟十.判斷是否符合掃描開始，如果符合掃描開始，延時5ms，設(shè)置掃描標志位為1，若符合掃描開始，則掃描標志位為0，然后返回步驟五； 步驟十一.判斷是否手動增益，如果是，進行手動增益配置；若不是，則進行自動增益配置； 步驟十二.調(diào)用命令組包函數(shù)，將參數(shù)修正與控制命令信息發(fā)送FPGA ； 步驟十三.判斷報文長度是否滿足要求，如果滿足要求，調(diào)用函數(shù)，分解FPGA發(fā)送來的報文；若不滿足要求，則命令阻塞，返回步驟五，繼續(xù)接收FPGA報文。
【文檔編號】H04B1/40GK103731162SQ201310708270
【公開日】2014年4月16日 申請日期:2013年12月20日 優(yōu)先權(quán)日:2013年12月20日
【發(fā)明者】張鵬泉, 靳曉飛, 曹曉冬, 李柬, 范玉進, 褚孝鵬, 張波, 楊松楠, 李羚梅 申請人:天津光電通信技術(shù)有限公司