專利名稱：一種rs485接口轉(zhuǎn)串口的自動切換收發(fā)電路的制作方法
技術(shù)領(lǐng)域：
—種RS485接ロ轉(zhuǎn)串ロ的自動切換收發(fā)電路
技術(shù)領(lǐng)域：
本實(shí)用新型涉及計算機(jī)領(lǐng)域，特別涉及ー種RS485轉(zhuǎn)串ロ的自動切換收發(fā)電路。背景技木RS485接ロ具有良好的抗噪聲干擾性、長距離傳輸和多站能力等優(yōu)點(diǎn)，所以成為串行接ロ的首選。但是計算機(jī)內(nèi)CPU的串ロ為通用的異步接收/發(fā)送的UART，所述UART包括串ロ發(fā)送引腳和串ロ接收引腳。所以這就需要轉(zhuǎn)換芯片，及相應(yīng)的電路來控制串ロ與RS485接ロ間的轉(zhuǎn)換?，F(xiàn)有類似的實(shí)現(xiàn)方案是CPU用IO ロ或者較復(fù)雜的切換電路控制轉(zhuǎn)換芯片，從而來實(shí)現(xiàn)串ロ與RS485接ロ間數(shù)據(jù)的接收和發(fā)送，完成RS485接口和串ロ的通訊轉(zhuǎn)換。現(xiàn)有方案的缺點(diǎn)是浪費(fèi)CUP的控制I/O ロ，或者對轉(zhuǎn)換芯片的控制電路比較復(fù)雜，且在通訊過程中，需要經(jīng)常切換轉(zhuǎn)換芯片收發(fā)狀態(tài)，増加其程序設(shè)計的復(fù)雜和難度。

發(fā)明內(nèi)容本實(shí)用新型要解決的技術(shù)問題，在于提供ー種RS485接ロ轉(zhuǎn)串ロ的自動切換收發(fā)電路，實(shí)現(xiàn)了 RS485接ロ轉(zhuǎn)串ロ的自動切換收發(fā)，節(jié)省了 CPU的控制I/O ロ，簡化了程序設(shè)計，降低了生產(chǎn)成本。本實(shí)用新型是這樣實(shí)現(xiàn)的ー種RS485接ロ轉(zhuǎn)串ロ的自動切換收發(fā)電路，包括依次連接的一 CPU、一差分收發(fā)器Ul和一切換電路。進(jìn)ー步地，所述差分收發(fā)器Ul為SN75LBC184芯片，所述切換電路包括一三極管Ql和三電阻R1、R2、R3，所述三極管Ql的基極B經(jīng)所述電阻R2連接至所述CPU的串ロ發(fā)送引腳TXD，所述三極管Ql的發(fā)射極E連接至電源VCC，所述三極管Ql的基極B與發(fā)射極E間跨接ー電阻Rl，所述三極管Ql的集電極C分三路，第一路連接至所述差分收發(fā)器Ul的引腳3，第二路連接至所述差分收發(fā)器Ul的引腳2，第三路經(jīng)所述電阻R3后接地；所述差分收發(fā)器Ul的引腳I連接至所述CPU的串ロ接收腳RXD，所述差分收發(fā)器Ul的引腳4連接至所述CPU的串ロ發(fā)送腳TXD，所述差分收發(fā)器Ul的引腳5接地，所述差分收發(fā)器Ul的引腳8連接至所述電源VCC，所述差分收發(fā)器Ul的引腳6和引腳7分別通過兩引線RS485A和RS485B連接至外圍設(shè)備的RS485接ロ，所述RS485接ロ的數(shù)量為至少ー個。進(jìn)ー步地，所述引線RS485A上連接ー上拉電阻R4后連接至所述電源VCC，所述引線RS485B上連接ー下拉電阻R5后接地。進(jìn)ー步地，ー電容E4和ー電容Cl并聯(lián)連接于所述差分收發(fā)器Ul的引腳8與地之間。本實(shí)用新型的優(yōu)點(diǎn)在干通過簡單的切換電路和一差分收發(fā)器實(shí)現(xiàn)RS485接ロ轉(zhuǎn)串ロ的數(shù)據(jù)發(fā)送和接收時，切換電路的自動控制。在不影響通訊效果的基礎(chǔ)上，減少了 CPU的IO ロ資源，同時簡化了切換控制電路，降低了外圍的電路設(shè)計和軟件設(shè)計的復(fù)雜度，從而降低了生產(chǎn)成本。
下面參照附圖結(jié)合實(shí)施例對本實(shí)用新型作進(jìn)ー步的說明。圖I是本實(shí)用新型的結(jié)構(gòu)示意圖。
具體實(shí)施方式請參閱圖I所示，對本實(shí)用新型的實(shí)施例進(jìn)行詳細(xì)的說明。ー種RS485接ロ轉(zhuǎn)串ロ的自動切換收發(fā)電路，包括依次連接的一 CPU、一差分收發(fā)器Ul和一切換電路10，所述切換電路10用于控制所述差分收發(fā)器Ul的接收、發(fā)送的使能管腳。在本實(shí)施例中，所述差分收發(fā)器Ul選用SN75LBC184芯片，所述切換電路10包括 一三極管Ql和三電阻R1、R2、R3，所述三極管Ql的基極B經(jīng)所述電阻R2連接至所述CPU的串ロ發(fā)送引腳TXD，所述三極管Ql的發(fā)射極E連接至電源VCC，所述三極管Ql的基極B與發(fā)射極E間跨接ー電阻R1，所述三極管Ql的集電極C分三路，第一路連接至所述差分收發(fā)器Ul的引腳3，第二路連接至所述差分收發(fā)器Ul的引腳2，第三路經(jīng)所述電阻R3后接地；所述差分收發(fā)器Ul的引腳I連接至所述CPU的串ロ接收腳RXD，所述差分收發(fā)器Ul的引腳4連接至所述CPU的串ロ發(fā)送腳TXD，所述差分收發(fā)器Ul的引腳5接地，所述差分收發(fā)器Ul的引腳8連接至所述電源VCC，所述差分收發(fā)器Ul的引腳6和引腳7分別通過兩引線RS485A和RS485B連接至外圍設(shè)備的RS485接ロ，所述RS485接ロ的數(shù)量為至少ー個。所述引線RS485A上連接ー上拉電阻R4后連接至所述電源VCC，所述引線RS485B上連接ー下拉電阻R5后接地，通過上拉電阻R4和下拉電阻R5使電平更加穩(wěn)定。在本實(shí)施例中，還可以通過一電容E4和一電容Cl并聯(lián)連接于所述差分收發(fā)器Ul的引腳8與地之間，通過電流補(bǔ)償電容El和退耦電容Cl避免差分收發(fā)器Ul的電源收到電路中電流波動的影響。所述SN75LBC184是SN5176行業(yè)標(biāo)準(zhǔn)范圍內(nèi)的差分?jǐn)?shù)據(jù)線收發(fā)器，帶有內(nèi)置高能量瞬變噪聲保護(hù)裝置，這種設(shè)計特點(diǎn)顯著提高了抵抗數(shù)據(jù)同步傳輸電纜上的瞬變噪聲的可靠性，采用這類電路可提供可靠的低成本的直連，不帶絕緣變壓器數(shù)據(jù)線接ロ，不需要任何外部元件。所述SN75LBC184發(fā)送功能表見表1，所述SN75LBC184接收功能表見表2。表I
INPUT ENABLEOUTPUTS
D(引腳4) DE (引腳3) A (引腳6) B (引腳7)HHHL
LHLH XLZZ表2[0023]所述表I和表2中，H表示高電平狀態(tài)，L表示低電平狀態(tài)，？表示不確定的狀態(tài)，X表示不管處于何種電平狀態(tài)，Z表示高阻抗(關(guān))狀態(tài)，所述Vid表示引腳6與引腳7之間的電壓差。本實(shí)用新型的工作原理是狀態(tài)I、CPU處于數(shù)據(jù)接收狀態(tài)當(dāng)CPU處于數(shù)據(jù)接收狀態(tài)時，CPU的串ロ發(fā)送引腳TXD是高電平H ;此時三極管Ql處于截止?fàn)顟B(tài)，所以差分收發(fā)器Ul的引腳2 (即接收使能腳RE)和引腳3(即發(fā)送使能腳DE)通過電阻R3被下拉到地，則為低電平L ;從表2可以看出，所述差分收發(fā)器Ul此時是處于接收狀態(tài)，發(fā)送是被禁止的，所述差分收發(fā)器Ul根據(jù)RS485A、RS485B兩線間的電平，把接收到的數(shù)據(jù)傳給CPU，完成數(shù)據(jù)接收。狀態(tài)2、CPU處于數(shù)據(jù)發(fā)送狀態(tài)當(dāng)CPU發(fā)送數(shù)據(jù)O時，CPU的串ロ發(fā)送引腳TXD為低電平L，此時所述三極管Ql是導(dǎo)通的，所以電源VCC經(jīng)過所述三極管Ql的CE壓降接到所述差分收發(fā)器Ul的接收使能腳RE和發(fā)送使能腳DE，此時這兩個管腳都為高電平H，從表I可以看出，所述差分收發(fā)器Ul此時是處于發(fā)送狀態(tài)，并且引腳4 (即輸入腳D)的輸入電平為低電平L，所以差分收發(fā)器Ul的RS485A、RS485B兩線輸出狀態(tài)為RS485A為低電平L，RS485B為高電平H，此時的RS485輸出的是數(shù)據(jù)O;當(dāng)CPU發(fā)送數(shù)據(jù)I吋，CPU的串ロ發(fā)送引腳TXD為高電平H，所述三極管Ql為截止的，所述差分收發(fā)器Ul的接收使能腳RE和發(fā)送使能腳DE被所述電阻R3下拉到地，為低電平L，雖然所述差分收發(fā)器Ul此時發(fā)送是禁止，接收使能的，但從表I上看，所述差分收發(fā)器Ul的RS485A、RS485B此時是高阻態(tài)的，但是因?yàn)橛猩侠娮鑂4和下拉電阻R5，所以此時RS485A為高電平H，RS485B為低電平L，所以所述差分收發(fā)器Ul發(fā)送的是數(shù)據(jù)I。此時CPU本身也可以接收到自己發(fā)送的數(shù)據(jù)，但程序上可以不做處理，避免自發(fā)自收，同時這個時候設(shè)備是不能向CPU發(fā)數(shù)據(jù)的，只能處于接收狀態(tài)，否則數(shù)據(jù)會出錯，因此本實(shí)用新型適用于半雙エRS485接ロ轉(zhuǎn)串ロ的通訊。本實(shí)用新型通過簡單的切換電路和一差分收發(fā)器實(shí)現(xiàn)RS485接ロ轉(zhuǎn)串ロ的數(shù)據(jù)發(fā)送和接收時，切換電路的自動控制。在不影響通訊效果的基礎(chǔ)上，減少了 CPU的IO ロ資源，同時簡化了切換控制電路，降低了外圍的電路設(shè)計和軟件設(shè)計的復(fù)雜度，從而降低了生產(chǎn)成本。以上所述，僅為本實(shí)用新型較佳實(shí)施例而已，故不能依此限定本實(shí)用新型實(shí)施的范圍，即依本實(shí)用新型專利范圍及說明書內(nèi)容所作的等效變化與修飾，皆應(yīng)仍屬本實(shí)用新 型涵蓋的范圍內(nèi)。
權(quán)利要求1.一種RS485接口轉(zhuǎn)串口的自動切換收發(fā)電路，其特征在于包括依次連接的一 CPU、一差分收發(fā)器Ul和一切換電路。
2.根據(jù)權(quán)利要求I所述的一種RS485接口轉(zhuǎn)串口的自動切換收發(fā)電路，其特征在于所述差分收發(fā)器Ul為SN75LBC184芯片，所述切換電路包括一三極管Ql和三電阻Rl、R2、R3，所述三極管Ql的基極B經(jīng)所述電阻R2連接至所述CPU的串口發(fā)送引腳TXD，所述三極管Ql的發(fā)射極E連接至電源VCC，所述三極管Ql的基極B與發(fā)射極E間跨接一電阻Rl，所述三極管Ql的集電極C分三路，第一路連接至所述差分收發(fā)器Ul的引腳3，第二路連接至所述差分收發(fā)器Ul的引腳2，第三路經(jīng)所述電阻R3后接地；所述差分收發(fā)器Ul的引腳I連接至所述CPU的串口接收腳RXD，所述差分收發(fā)器Ul的引腳4連接至所述CPU的串口發(fā)送腳TXD，所述差分收發(fā)器Ul的引腳5接地，所述差分收發(fā)器Ul的引腳8連接至所述電源VCC，所述差分收發(fā)器Ul的引腳6和引腳7分別通過兩引線RS485A和RS485B連接至外圍設(shè)備的RS485接口，所述RS485接口的數(shù)量為至少一個。
3.根據(jù)權(quán)利要求2所述的一種RS485接口轉(zhuǎn)串口的自動切換收發(fā)電路，其特征在于所述引線RS485A上連接一上拉電阻R4后連接至所述電源VCC，所述引線RS485B上連接一下拉電阻R5后接地。
4.根據(jù)權(quán)利要求2所述的一種RS485接口轉(zhuǎn)串口的自動切換收發(fā)電路，其特征在于一電容E4和一電容Cl并聯(lián)連接于所述差分收發(fā)器Ul的引腳8與地之間。
專利摘要本實(shí)用新型提供了一種RS485接口轉(zhuǎn)串口的自動切換收發(fā)電路，包括包括依次連接的一CPU、一差分收發(fā)器U1和一切換電路，所述差分接收器U1連接CUP和外圍設(shè)備的RS485接口，所述切換電路連接所述CPU和所述差分收發(fā)器。通過簡單的切換電路和一差分收發(fā)器實(shí)現(xiàn)RS485接口轉(zhuǎn)串口的數(shù)據(jù)發(fā)送和接收時，切換電路的自動控制。在不影響通訊效果的基礎(chǔ)上，減少了CPU的IO口資源，同時簡化了切換控制電路，降低了外圍的電路設(shè)計和軟件設(shè)計的復(fù)雜度，從而降低了生產(chǎn)成本。
文檔編號H04L29/10GK202475477SQ20122007949
公開日2012年10月3日 申請日期2012年3月5日 優(yōu)先權(quán)日2012年3月5日
發(fā)明者蘇友仲, 謝儒勇 申請人:福建鑫諾通訊技術(shù)有限公司