專利名稱：I²C通信接口裝置的制作方法
12C通信接口裝置方法
技術(shù)領(lǐng)域：
本發(fā)明 涉及I2C通信領(lǐng)域，尤其涉及一種I2C通信接口裝置。
背景技術(shù)：
I2C(Inter-1ntegrated Circuit)總線是由PHILIPS(飛利浦)公司開發(fā)的兩線式串行總線，可以用于連接微控制器及其外圍設(shè)備，是微電子通信控制領(lǐng)域廣泛采用的一種總線標(biāo)準(zhǔn)。I2C總線有兩根信號(hào)線:一根雙向的數(shù)據(jù)線SDA;另一根是時(shí)鐘線SCL。所有接到I2C總線上的設(shè)備的串行數(shù)據(jù)都接到總線的SDA線，各設(shè)備的時(shí)鐘線SCL接到總線的SCL線。I2C總線的運(yùn)行(數(shù)據(jù)傳輸)由主機(jī)控制。所謂主機(jī)即啟動(dòng)數(shù)據(jù)的傳送(發(fā)出啟動(dòng)信號(hào))，發(fā)出時(shí)鐘信號(hào)，傳送結(jié)束時(shí)發(fā)出停止信號(hào)的設(shè)備，通常主機(jī)是微處理器。被主機(jī)尋訪的設(shè)備都稱為從機(jī)。為了進(jìn)行通訊，每個(gè)接到I2C總線的設(shè)備都有一個(gè)唯一的地址，以便于主機(jī)尋訪。主機(jī)和從機(jī)的數(shù)據(jù)傳送,可以由主機(jī)發(fā)送數(shù)據(jù)到從機(jī),也可以是從機(jī)發(fā)到主機(jī)。每個(gè)接到I2C總線的設(shè)備都有一個(gè)唯一的地址，這樣就需要為每個(gè)設(shè)備的I2C通信接口設(shè)定唯一的地址，這些設(shè)計(jì)和生產(chǎn)時(shí)是比較繁瑣的。為了使I2C通信接口適用于多個(gè)設(shè)備，可以對(duì)I2C通信接口進(jìn)行地址擴(kuò)展。目前大多數(shù)設(shè)計(jì)使用單獨(dú)的一個(gè)地址端ADDR來(lái)作為I2C通信接口芯片的地址擴(kuò)展的控制線，如圖1所示，其示出了一種I2C通信接口芯片，其包括SCL端、SDA端、電源端VDD和地端GND，一般是通過(guò)將地址端ADDR接地GND或者將地址端ADDR接電源VDD來(lái)選擇片地址，也就是一個(gè)地址端口一般都只能實(shí)現(xiàn)兩個(gè)片地址。而目前手機(jī)、MP4、迷你音響等便攜式多媒體設(shè)備越來(lái)越來(lái)采用I2C通訊接口的芯片，那么勢(shì)必會(huì)造成片地址選擇過(guò)少而造成某些芯片之間出現(xiàn)地址沖突，若通過(guò)增加地址端口來(lái)增加地址選擇勢(shì)必會(huì)造成成本上升。因此，有必要提出一種改進(jìn)的I2C通信接口方案來(lái)克服上述問(wèn)題。

發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問(wèn)題之一在于提供一種I2C通信接口裝置，其可以無(wú)需增加額外端口只需增加一些簡(jiǎn)單數(shù)字邏輯就可以用一個(gè)地址端口實(shí)現(xiàn)四個(gè)片地址選擇。為了解決上述問(wèn)題，根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提供了一種I2C通信接口裝置，其具有時(shí)鐘端、數(shù)據(jù)端、地址端、電源端和接地端，其特征在于，所述地址端選擇性的連接于數(shù)據(jù)端、電源端、接地端或時(shí)鐘端，所述I2C通信接口裝置包括:時(shí)鐘上升沿計(jì)數(shù)器，根據(jù)所述地址端在所述時(shí)鐘端的η個(gè)時(shí)鐘的上升沿時(shí)的電平進(jìn)行計(jì)數(shù)得到上升沿計(jì)數(shù)值；時(shí)鐘下降沿計(jì)數(shù)器，根據(jù)所述地址端在所述時(shí)鐘端的η個(gè)時(shí)鐘的下降沿時(shí)的電平進(jìn)行計(jì)數(shù)得到下降沿計(jì)數(shù)值；I2C通信接口，根據(jù)所述時(shí)鐘端的時(shí)鐘對(duì)所述數(shù)據(jù)端的數(shù)據(jù)進(jìn)行采樣得到從機(jī)地址；地址存儲(chǔ)單元，存儲(chǔ)有多個(gè)從機(jī)地址，每個(gè)從機(jī)地址對(duì)應(yīng)所述地址端的一種接法；和處理單元，根據(jù)所述上升沿計(jì)數(shù)值和所述下降沿計(jì)數(shù)值判斷出所述地址端的當(dāng)前接法，并將地址存儲(chǔ)單元中的對(duì)應(yīng)該地址端的當(dāng)前接法的從機(jī)地址與所述I2C通信接口得到的從機(jī)地址進(jìn)行對(duì)比，若相同，則做出響應(yīng)，否則，則不做響應(yīng)，其中η為大于I的自然數(shù)。進(jìn)一步的，地址存儲(chǔ)單元存儲(chǔ)有四個(gè)從機(jī)地址，所述從機(jī)地址為7位，η小于等于7。更進(jìn)一步的，所述I2C通信接口在7個(gè)時(shí)鐘內(nèi)采樣得到7位從機(jī)地址。進(jìn)一步的，所述時(shí)鐘上升沿計(jì)數(shù)器和所述時(shí)鐘下降沿計(jì)數(shù)器包括有對(duì)所述地址端上的信號(hào)進(jìn)行延時(shí)的延遲電路。進(jìn)一步 的，在所述地址端在所述時(shí)鐘端的時(shí)鐘的上升沿時(shí)為高電平或低電平中的一個(gè)時(shí)，所述時(shí)鐘上升沿計(jì)數(shù)器將所述上升沿計(jì)數(shù)值加一個(gè)數(shù)值，在所述地址端在所述時(shí)鐘端的時(shí)鐘的上升沿時(shí)為高電平或低電平中的另一個(gè)時(shí)，維持所述上升沿計(jì)數(shù)值，在所述地址端在所述時(shí)鐘端的時(shí)鐘的下降沿時(shí)為高電平或低電平中的一個(gè)時(shí)，所述時(shí)鐘下降沿計(jì)數(shù)器將所述下降沿計(jì)數(shù)值加一個(gè)數(shù)值，在所述地址端在所述時(shí)鐘端的時(shí)鐘的下降沿時(shí)為高電平或低電平中的另一個(gè)時(shí)，維持所述下降沿計(jì)數(shù)值。與現(xiàn)有技術(shù)相比，本發(fā)明的I2C通信接口芯片利用時(shí)鐘端SCL的時(shí)鐘信號(hào)對(duì)地址端ADDR的電平進(jìn)行計(jì)數(shù)，根據(jù)計(jì)數(shù)結(jié)果判斷出該I2C通信接口芯片的地址端ADDR接的是時(shí)鐘端SCL、數(shù)據(jù)端SDA、電源端VDD，還是接地端GND，從而可以用一個(gè)地址端口實(shí)現(xiàn)四個(gè)片地址選擇。關(guān)于本發(fā)明的其他目的，特征以及優(yōu)點(diǎn)，下面將結(jié)合附圖在具體實(shí)施方式
中詳細(xì)描述。

結(jié)合參考附圖及接下來(lái)的詳細(xì)描述，本發(fā)明將更容易理解，其中同樣的附圖標(biāo)記對(duì)應(yīng)同樣的結(jié)構(gòu)部件，其中:圖1為現(xiàn)有的一種I2C通信接口芯片的結(jié)構(gòu)示意圖；圖2為本發(fā)明中的一種I2C通信接口芯片在一個(gè)實(shí)施例中的結(jié)構(gòu)示意圖；和圖3為本發(fā)明中的I2C通信接口芯片的四種地址擴(kuò)展接法的8個(gè)時(shí)鐘周期的時(shí)序示意圖。
具體實(shí)施方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。本發(fā)明的詳細(xì)描述主要通過(guò)程序、步驟、邏輯塊、過(guò)程或其他象征性的描述來(lái)呈現(xiàn)，其直接或間接地模擬本發(fā)明中的技術(shù)方案的運(yùn)作。所屬領(lǐng)域內(nèi)的技術(shù)人員使用此處的這些描述和陳述向所屬領(lǐng)域內(nèi)的其他技術(shù)人員有效的介紹他們的工作本質(zhì)。 此處所稱的“ 一個(gè)實(shí)施例”或“實(shí)施例”是指與所述實(shí)施例相關(guān)的特定特征、結(jié)構(gòu)或特性至少可包含于本發(fā)明至少一個(gè)實(shí)現(xiàn)方式中。在本說(shuō)明書中不同地方出現(xiàn)的“在一個(gè)實(shí)施例中”并非必須都指同一個(gè)實(shí)施例，也不必須是與其他實(shí)施例互相排斥的單獨(dú)或選擇實(shí)施例。此外，表示一個(gè)或若干實(shí)施例的方法、流程圖或功能框圖中的模塊順序并非固定的指代任何特定順序，也不構(gòu)成對(duì)本發(fā)明的限制。
本發(fā)明提供一種I2C通信接口芯片或裝置，其包括有時(shí)鐘端SCL、數(shù)據(jù)端50么、地址端ADDR、電源端VDD和接地端GND，其利用時(shí)鐘端SCL的時(shí)鐘信號(hào)對(duì)地址端ADDR的電平進(jìn)行計(jì)數(shù)，根據(jù)計(jì)數(shù)結(jié)果判斷出該I2C通信接口芯片的地址端ADDR接的是時(shí)鐘端SCL、數(shù)據(jù)端SDA、電源端VDD，還是接地端GND，這樣可以用一個(gè)地址端口實(shí)現(xiàn)四個(gè)片地址選擇。圖2為本發(fā)明中的一種I2C通信接口芯片200在一個(gè)實(shí)施例中的結(jié)構(gòu)示意圖。所述I2C通信接口芯片200包括I2C通信接口 210、時(shí)鐘上升沿計(jì)數(shù)器220、時(shí)鐘下降沿計(jì)數(shù)器230、處理單元240和地址存儲(chǔ)單元250。所述I2C通信接口 210與時(shí)鐘端SCL和數(shù)據(jù)端SDA相連接，時(shí)鐘上升沿計(jì)數(shù)器220與時(shí)鐘端SCL和地址端ADDR相連接，時(shí)鐘下降沿計(jì)數(shù)器230與時(shí)鐘端SCL和地址端ADDR相連接。I2C總線在開始條件后的第一字節(jié)的前7位組成了從機(jī)地址，最低位(R/W)是第8位，它決定了傳輸?shù)姆较?。最低位是“O”,表不主機(jī)會(huì)寫信息到被選中的從機(jī)；“1”表不主機(jī)會(huì)向從機(jī)讀信息。當(dāng)發(fā)送了一個(gè)地址后，I2C總線系統(tǒng)中的每個(gè)設(shè)備或器件都在起始條件后將頭7位與它自己的地址比較，如果一樣，器件會(huì)判定它被主機(jī)尋址，至于是從機(jī)接收器還是從機(jī)發(fā)送器，都由R/W位決定。那么在8位地址采樣完成之前，該片的片地址必須得選擇好，要不然就會(huì)發(fā)生片地址驗(yàn)證錯(cuò)誤。在一個(gè)實(shí)施例中，采用前7個(gè)SCL時(shí)鐘完成了地址選擇任務(wù)。圖3為本發(fā)明中的I2C通信接口芯片200的四種地址擴(kuò)展接法的8個(gè)時(shí)鐘周期的時(shí)序示意圖。所述時(shí)鐘上升沿計(jì)數(shù)器220在前7個(gè)時(shí)鐘周期SCL的上升沿來(lái)判斷地址端ADDR是否為高電平，如果所述地址端ADDR在時(shí)鐘周期SCL的上升沿為高電平，則所述時(shí)鐘上升沿計(jì)數(shù)器220將上升沿計(jì)數(shù)值加1，否則，則維持所述上升沿計(jì)數(shù)值。所述時(shí)鐘下降沿計(jì)數(shù)器230在前7個(gè)時(shí)鐘周期SCL的下降沿來(lái)判斷地址端ADDR是否為高電平，如果所述地址端ADDR在時(shí)鐘周期SCL的上升沿為高電平，則所述時(shí)鐘下降沿計(jì)數(shù)器230將下降沿計(jì)數(shù)值加1，否則，則維持所述下降沿計(jì)數(shù)值。所述上升沿計(jì)數(shù)值和所述下降沿計(jì)數(shù)值的初始值可以為O。請(qǐng)參閱圖3所示，若地址端ADDR接電源端VDD，則所述時(shí)鐘上升沿計(jì)數(shù)器220和所述時(shí)鐘下降沿計(jì)數(shù)器230的最終計(jì)數(shù)結(jié)果，即最終上升沿計(jì)數(shù)值和最終下降沿計(jì)數(shù)值都為7。若地址端ADDR接接地端GND，則所述時(shí)鐘上升沿計(jì)數(shù)器220和所述時(shí)鐘下降沿計(jì)數(shù)器230的最終計(jì)數(shù)結(jié)果，即最終上升沿計(jì)數(shù)值和最終下降沿計(jì)數(shù)值都為O。所述時(shí)鐘上升沿計(jì)數(shù)器220和所述時(shí)鐘下降沿計(jì)數(shù)器230均包括有對(duì)地址端ADDR輸入的信號(hào)進(jìn)行一個(gè)延時(shí)的延時(shí)電路(未圖示)，因此若地址端ADDR接時(shí)鐘端SCL，則所述時(shí)鐘上升沿計(jì)數(shù)器220的最終上升沿計(jì)數(shù)值為0，所述時(shí)鐘下降沿計(jì)數(shù)器230的最終下降沿計(jì)數(shù)值為7，因?yàn)樗鲅舆t電路可以使地址端ADDR的時(shí)鐘的邊沿比時(shí)鐘端SCL的邊緣要延時(shí)幾十ns的時(shí)間。在地址端ADDR的其他接法時(shí)，所述延時(shí)電路也會(huì)對(duì)地址端ADDR上的信號(hào)進(jìn)行延時(shí)，但是這個(gè)延時(shí)并不會(huì)對(duì)其他接法時(shí)的計(jì)數(shù)結(jié)果造成影響。若地址端ADDR接數(shù)據(jù)端SDA，則所述時(shí)鐘上升沿計(jì)數(shù)器220和所述時(shí)鐘下降沿計(jì)數(shù)器230的最終計(jì)數(shù)結(jié)果相同。因I2C時(shí)序要求數(shù)據(jù)SDA要包住時(shí)鐘SCL，也就是說(shuō)上升沿計(jì)數(shù)器220和下降沿計(jì)數(shù)器230的最終計(jì)數(shù)結(jié)果肯定為相同的值。為了不和地址端ADDR接電源端VDD和地址端ADDR接接地端GND出現(xiàn)相同的結(jié)果，本發(fā)明則要求I2C地址前7位不能出現(xiàn)同時(shí)為I和同時(shí)為O的情況，也就是為了剔除上升沿計(jì)數(shù)器220和下降沿計(jì)數(shù)器230的最終計(jì)數(shù)結(jié)果同時(shí)為O和7的情況。如圖3示出的地址端ADDR接數(shù)據(jù)端SDA的示例中，所述時(shí)鐘上升沿計(jì)數(shù)器220和所述時(shí)鐘下降沿計(jì)數(shù)器230的最終計(jì)數(shù)結(jié)果均為4。在所述時(shí)鐘上升沿計(jì)數(shù)器220和所述時(shí)鐘下降沿計(jì)數(shù)器230進(jìn)行計(jì)數(shù)的同時(shí)，所述I2C通信接口 210也根據(jù)時(shí)鐘SCL對(duì)數(shù)據(jù)SDA進(jìn)行采樣得到7位地址。所述地址存儲(chǔ)單元250存儲(chǔ)有四個(gè)7位地址，每個(gè)7位地址對(duì)應(yīng)地址端ADDR的一種接法。所述處理單元240根據(jù)所述時(shí)鐘上升沿計(jì)數(shù)器220輸出的最終上升沿計(jì)數(shù)值和所述時(shí)鐘下降沿計(jì)數(shù)器230輸出的最終下降沿計(jì)數(shù)值判斷出當(dāng)前I2C通信接口芯片的地址端ADDR的接法，并將地址存儲(chǔ)單元250中的對(duì)應(yīng)該地址端ADDR的接法的7位地址與所述I2C通信接口 210接收到的7位地址進(jìn)行對(duì)比，若相同，則做出響應(yīng)，否則，則不做響應(yīng)。這樣，在第8個(gè)SCL時(shí)鐘周期就可以完成I2C地址認(rèn)證。這樣，對(duì)于同一款I(lǐng)2C通信接口芯片來(lái)說(shuō)，通過(guò)將地址端ADDR與其他不同的連接端相連，無(wú)需增加額外端口只需增加一些簡(jiǎn)單數(shù)字邏輯，就可以用一個(gè)地址端口 ADDR實(shí)現(xiàn)四個(gè)片地址選擇。這樣可以解決如手機(jī)，MP4，迷你音響等便攜式多媒體設(shè)備中I2C地址沖突的問(wèn)題。上文對(duì)本發(fā)明進(jìn)行了足夠詳細(xì)的具有一定特殊性的描述。所屬領(lǐng)域內(nèi)的普通技術(shù)人員應(yīng)該理解，實(shí)施例中的描述僅僅是示例性的，在不偏離本發(fā)明的真實(shí)精神和范圍的前提下做出所有改變都應(yīng)該屬于本發(fā)明的保護(hù)范圍。比如，在上述實(shí)施例中，所述上升沿計(jì)數(shù)器220和下降沿計(jì)數(shù)器230完成前7個(gè)SCL時(shí)鐘的上升沿或下降沿的計(jì)數(shù)才得到最終計(jì)數(shù)結(jié)果，在一個(gè)實(shí)施例中，可以完成前n(l< η < 7)個(gè)SCL時(shí)鐘的上升沿或下降沿的計(jì)數(shù)就得到最終計(jì)數(shù)結(jié)果。再比如，所述時(shí)鐘上升沿計(jì)數(shù)器220可以在前η個(gè)時(shí)鐘周期SCL的上升沿來(lái)判斷地址端ADDR是否為低電平，如果所述地址端ADDR在時(shí)鐘周期SCL的上升沿為低電平，則所述時(shí)鐘上升沿計(jì)數(shù)器220將上升沿計(jì)數(shù)值加I或其他值(比如2或其他)，否則，則維持所述上升沿計(jì)數(shù)值。所述時(shí)鐘下降沿計(jì)數(shù)器230在前η個(gè)時(shí)鐘周期SCL的下降沿來(lái)判斷地址端ADDR是否為低電平，如果所述地址端ADDR在時(shí)鐘周期SCL的上升沿為低電平，則所述時(shí)鐘下降沿計(jì)數(shù)器230將下降沿計(jì)數(shù)值加I或其他值(比如2或其他)，否則維持所述下降沿計(jì)數(shù)值。這樣，所述地址端ADDR的不同接法對(duì)應(yīng)的最終下降沿計(jì)數(shù)值和最終上升沿計(jì)數(shù)值將發(fā)生變化。再比如，雖然所述地址端ADDR有四種接法，所述地址存儲(chǔ)單元250存儲(chǔ)有四個(gè)7位地址，很顯然，所述地址存儲(chǔ)單元250也可以只存儲(chǔ)二或三個(gè)7位地址，這樣所述I2C通信接口芯片可以支持二個(gè)或三個(gè)地址選擇。本發(fā)明所要求保護(hù)的范圍是由所述的權(quán)利要求書進(jìn)行限定的，而不是由實(shí)施例中的上述描述來(lái)限定的。本文中多個(gè)和若干表示兩個(gè)或兩個(gè)以上。
權(quán)利要求
1.一種I2C通信接口裝置，其具有時(shí)鐘端、數(shù)據(jù)端、地址端、電源端和接地端，其特征在于，所述地址端選擇性的連接于數(shù)據(jù)端、電源端、接地端或時(shí)鐘端，所述I2C通信接口裝置包括: 時(shí)鐘上升沿計(jì)數(shù)器，根據(jù)所述地址端在所述時(shí)鐘端的η個(gè)時(shí)鐘的上升沿時(shí)的電平進(jìn)行計(jì)數(shù)得到上升沿計(jì)數(shù)值； 時(shí)鐘下降沿計(jì)數(shù)器，根據(jù)所述地址端在所述時(shí)鐘端的η個(gè)時(shí)鐘的下降沿時(shí)的電平進(jìn)行計(jì)數(shù)得到下降沿計(jì)數(shù)值； I2C通信接口，根據(jù)所述時(shí)鐘端的時(shí)鐘對(duì)所述數(shù)據(jù)端的數(shù)據(jù)進(jìn)行采樣得到從機(jī)地址； 地址存儲(chǔ)單元，存儲(chǔ)有多個(gè)從機(jī)地址，每個(gè)從機(jī)地址對(duì)應(yīng)所述地址端的一種接法；和 處理單元，根據(jù)所述上升沿計(jì)數(shù)值和所述下降沿計(jì)數(shù)值判斷出所述地址端的當(dāng)前接法，并將地址存儲(chǔ)單元中的對(duì)應(yīng)該地址端的當(dāng)前接法的從機(jī)地址與所述I2C通信接口得到的從機(jī)地址進(jìn)行對(duì)比，若相同，則做出響應(yīng)，否則，則不做響應(yīng)，其中η為大于I的自然數(shù)。
2.根據(jù)權(quán)利要求1所述的I2C通信接口裝置，其特征在于，地址存儲(chǔ)單元存儲(chǔ)有四個(gè)從機(jī)地址,所述從機(jī)地址為7位。
3.根據(jù)權(quán)利要求2所述的I2C通信接口裝置，其特征在于，η小于等于7。
4.根據(jù)權(quán)利要求2所述的I2C通信接口裝置，其特征在于，所述I2C通信接口在7個(gè)時(shí)鐘內(nèi)采樣得到7位從機(jī)地址。
5.根據(jù)權(quán)利要求1所述的I2C通信接口裝置，其特征在于，所述時(shí)鐘上升沿計(jì)數(shù)器和所述時(shí)鐘下降沿計(jì)數(shù)器包括有對(duì)所述地址端上的信號(hào)進(jìn)行延時(shí)的延遲電路。
6.根據(jù)權(quán)利要求1所述的I2C通信接口裝置，其特征在于， 在所述地址端在所述時(shí)鐘端的時(shí)鐘的上升沿時(shí)為高電平或低電平中的一個(gè)時(shí)，所述時(shí)鐘上升沿計(jì)數(shù)器將所述上升沿計(jì)數(shù)值加一個(gè)數(shù)值，在所述地址端在所述時(shí)鐘端的時(shí)鐘的上升沿時(shí)為高電平或低電平中的另一個(gè)時(shí)，維持所述上升沿計(jì)數(shù)值， 在所述地址端在所述時(shí)鐘端的時(shí)鐘的下降沿時(shí)為高電平或低電平中的一個(gè)時(shí)，所述時(shí)鐘下降沿計(jì)數(shù)器將所述下降沿計(jì)數(shù)值加一個(gè)數(shù)值，在所述地址端在所述時(shí)鐘端的時(shí)鐘的下降沿時(shí)為高電平或低電平中的另一個(gè)時(shí)，維持所述下降沿計(jì)數(shù)值。
全文摘要
本發(fā)明公開了一種I2C通信接口裝置，其具有時(shí)鐘端、數(shù)據(jù)端、地址端、電源端和接地端，所述地址端選擇性的連接于數(shù)據(jù)端、電源端、接地端或時(shí)鐘端。所述I2C通信接口裝置包括根據(jù)所述地址端在所述時(shí)鐘端的n個(gè)時(shí)鐘的上升沿時(shí)的電平進(jìn)行計(jì)數(shù)得到上升沿計(jì)數(shù)值的時(shí)鐘上升沿計(jì)數(shù)器，根據(jù)所述地址端在所述時(shí)鐘端的n個(gè)時(shí)鐘的下降沿時(shí)的電平進(jìn)行計(jì)數(shù)得到下降沿計(jì)數(shù)值的時(shí)鐘下降沿計(jì)數(shù)器，根據(jù)所述時(shí)鐘端的時(shí)鐘對(duì)所述數(shù)據(jù)端的數(shù)據(jù)進(jìn)行采樣得到從機(jī)地址的I2C通信接口，以及根據(jù)所述上升沿計(jì)數(shù)值和所述下降沿計(jì)數(shù)值判斷是否需要作出響應(yīng)的處理單元。這樣，可以用一個(gè)地址端口實(shí)現(xiàn)四個(gè)片地址選擇。
文檔編號(hào)H04L29/10GK103095855SQ20111033085
公開日2013年5月8日 申請(qǐng)日期2011年10月27日 優(yōu)先權(quán)日2011年10月27日
發(fā)明者孫思兵, 伍旻, 史良俊, 徐敏亞, 顏貞 申請(qǐng)人:無(wú)錫力芯微電子股份有限公司