專利名稱：千兆虛擬網(wǎng)卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，尤其涉及一種千兆虛擬網(wǎng)卡。
背景技術(shù)：
目前，現(xiàn)有技術(shù)中的網(wǎng)卡功能單一，不能同時支持多種接口、多種協(xié)議。如果要實(shí) 現(xiàn)千兆網(wǎng)卡，就需要專用的千兆以太網(wǎng)控制芯片或?qū)Ｓ镁W(wǎng)絡(luò)控制芯片(P0S協(xié)議)?，F(xiàn)有技 術(shù)中的網(wǎng)卡芯片，功能被定制，比較單一，而且在數(shù)據(jù)包處理上還主要依賴CPU，增加了 CPU 的負(fù)擔(dān)。目前很多技術(shù)都是在網(wǎng)卡上增加硬件加速功能，如TOE、虛擬化等技術(shù)來減輕CPU 負(fù)載，提高CPU的效率。 需要一種能夠解決以上一個或多個問題的網(wǎng)卡。

發(fā)明內(nèi)容
針對相關(guān)技術(shù)中存在的一個或多個問題，本發(fā)明的目的在于提供一種千兆虛擬網(wǎng) 卡，以解決上述問題中的至少之一。 為實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明的一個方面，提供了一種千兆虛擬網(wǎng)卡，采用FPGA 芯片來實(shí)現(xiàn)千兆以太網(wǎng)控制器功能，該千兆虛擬網(wǎng)卡包括FPGA模塊，用于通過FPGA芯片 來實(shí)現(xiàn)千兆網(wǎng)卡控制器功能；以及物理接口收發(fā)器，連接至FPGA模塊，用于與FPGA模塊結(jié) 合，接收和發(fā)送數(shù)據(jù)包。 根據(jù)本發(fā)明的實(shí)施例，F(xiàn)PGA模塊包括PCIe控制器，用于實(shí)現(xiàn)PCIe總線協(xié)議； PCIe主機(jī)接口模塊，用于在PCIe控制器的控制下，與中央處理器進(jìn)行通信；數(shù)據(jù)包發(fā)送模 塊，與PCIe主機(jī)接口模塊連接，用于發(fā)送數(shù)據(jù)包到主機(jī)；數(shù)據(jù)包接收模塊，與PCIe主機(jī)接 口模塊連接，用于接收來自主機(jī)的數(shù)據(jù)包；過濾模塊，與數(shù)據(jù)包發(fā)送模塊和數(shù)據(jù)包接收模塊 連接，用于對數(shù)據(jù)包進(jìn)行過濾；以及千兆MAC模塊，與過濾模塊連接，用于進(jìn)行媒體接入控 制。。 根據(jù)本發(fā)明的實(shí)施例，數(shù)據(jù)包發(fā)送模塊支持TSO功能。 根據(jù)本發(fā)明的實(shí)施例，數(shù)據(jù)包接收模塊支持LRO功能。 根據(jù)本發(fā)明的實(shí)施例，過濾模塊支持一種或多種過濾功能。根據(jù)本發(fā)明的實(shí)施例，F(xiàn)PGA芯片為Xilinx Virtex5LX50T。根據(jù)本發(fā)明的實(shí)施例，千兆虛擬網(wǎng)卡的物理接口收發(fā)器為BroadcomBCM5482。 根據(jù)本發(fā)明的實(shí)施例，千兆虛擬網(wǎng)卡支持1000Base-T和1000Base-XGigabit
Ethernet協(xié)議。 根據(jù)本發(fā)明的實(shí)施例，通過改變物理接口收發(fā)器外部時鐘的頻率，千兆虛擬網(wǎng)卡 支持P0S協(xié)議。 根據(jù)本發(fā)明的實(shí)施例，千兆虛擬網(wǎng)卡連接有DDR2SDRAM模塊。 借助本發(fā)明上述至少一個技術(shù)方案，本發(fā)明充分利用了 FPGA內(nèi)部豐富的資源，用
其來實(shí)現(xiàn)千兆以太網(wǎng)控制器功能。與專用以太網(wǎng)控制芯片相比，更加靈活，網(wǎng)絡(luò)接口更加豐富?？梢酝ㄟ^軟件定制不同功能的網(wǎng)卡，實(shí)現(xiàn)不同的網(wǎng)絡(luò)協(xié)議，如千兆以太網(wǎng)協(xié)議、P0S協(xié)議等。


圖1是根據(jù)本發(fā)明的實(shí)施例的千兆虛擬網(wǎng)卡的示意圖；以及
圖2是根據(jù)本發(fā)明的實(shí)施例的千兆虛擬網(wǎng)卡的邏輯框圖。
具體實(shí)施例方式圖1是根據(jù)本發(fā)明的實(shí)施例的千兆虛擬網(wǎng)卡的示意圖。如圖1所示，根據(jù)本發(fā)明 的實(shí)施例的千兆虛擬網(wǎng)卡，采用FPGA芯片來實(shí)現(xiàn)千兆以太網(wǎng)控制器功能，該千兆虛擬網(wǎng)卡 包括FPGA模塊102，用于通過FPGA芯片來實(shí)現(xiàn)千兆網(wǎng)卡控制器功能；以及物理接口收發(fā) 器104，連接至FPGA模塊，用于與FPGA模塊結(jié)合，接收和發(fā)送數(shù)據(jù)包。
另外，千兆虛擬網(wǎng)卡可以連接DDR2SDRAM模塊106。 圖2是根據(jù)本發(fā)明的實(shí)施例的千兆虛擬網(wǎng)卡的FPGA模塊的示意圖。如圖2所 示，F(xiàn)PGA模塊102包括PCIe控制器102-2，用于實(shí)現(xiàn)PCIe總線協(xié)議；PCIe主機(jī)接口模塊 102-4，用于在PCIe控制器的控制下，與中央處理器進(jìn)行通信；數(shù)據(jù)包發(fā)送模塊102-6(Tx， 支持TSO功能)，與PCIe主機(jī)接口模塊連接，用于發(fā)送數(shù)據(jù)包到主機(jī)；數(shù)據(jù)包接收模塊 102-8 (Rx，支持接收端大包分割(Larger Receive Offload, LRO)功能)，與PCIe主機(jī)接口 模塊連接，用于接收來自主機(jī)的數(shù)據(jù)包；過濾模塊102-10，與數(shù)據(jù)包發(fā)送模塊和數(shù)據(jù)包接 收模塊連接，用于對數(shù)據(jù)包進(jìn)行過濾；以及千兆MAC模塊102-12，與過濾模塊連接，用于進(jìn) 行媒體接入控制。以太網(wǎng)MAC模塊由IEEE-802. 3以太網(wǎng)標(biāo)準(zhǔn)定義，它實(shí)現(xiàn)了一個數(shù)據(jù)鏈路 層，與其接口的是千兆以太網(wǎng)PHY-BCM5482 (物理層)。主機(jī)通過PCIe總線獲得FPGA內(nèi)部 的狀態(tài)信息、進(jìn)行數(shù)據(jù)的傳遞。 根據(jù)本發(fā)明的實(shí)施例，數(shù)據(jù)包發(fā)送模塊可以支持TSO (TCP/IPSegmentation offload, TCP卸載)功能，數(shù)據(jù)包接收模塊可以支持LR0功能。 根據(jù)本發(fā)明的實(shí)施例，過濾模塊可以支持一種或多種過濾功能，本領(lǐng)域技術(shù)人員 可以根據(jù)具體情況來確定。 根據(jù)本發(fā)明的實(shí)施例，F(xiàn)PGA芯片具體可以為Xilinx Virtex5LX50T，其豐富的邏輯 資源和接口資源滿足了設(shè)計(jì)的需求。 根據(jù)本發(fā)明的實(shí)施例，千兆虛擬網(wǎng)卡的物理接口收發(fā)器具體可以為Broadcom BCM5482芯片，其可配置性使網(wǎng)絡(luò)接口的設(shè)計(jì)更加靈活。本發(fā)明的實(shí)施例中，可以支持4個 網(wǎng)口，2個電口和兩個光口，支持1000Base-T和1000Base-X Gigabit Ethernet協(xié)議。
根據(jù)本發(fā)明的實(shí)施例，千兆虛擬網(wǎng)卡可以支持1000Base-T和1000B ase-X Gigabit Ethernet協(xié)議。 根據(jù)本發(fā)明的實(shí)施例，還可以通過改變物理接口收發(fā)器外部時鐘的頻率，使得 千兆虛擬網(wǎng)卡支持POS(POS全稱為Packet Over S0NET/SDH，POS即通過SDH提供的高速傳 輸通道直接傳送IP分組)協(xié)議，使網(wǎng)卡的應(yīng)用更加廣泛。 根據(jù)本發(fā)明實(shí)施例的基于FPGA的千兆虛擬網(wǎng)卡，支持硬件虛擬化功能，減輕CPU 的負(fù)載，最多可以支持2048個虛擬機(jī)，支持LRO技術(shù)，可以實(shí)現(xiàn)多種過濾功能。
通過上述根據(jù)本發(fā)明的實(shí)施例的千兆虛擬網(wǎng)卡，能夠充分利用FPGA內(nèi)部豐富的資源，用其來實(shí)現(xiàn)千兆以太網(wǎng)控制器功能。與專用以太網(wǎng)控制芯片相比，更加靈活，網(wǎng)絡(luò)接口更加豐富?？梢酝ㄟ^軟件定制不同功能的網(wǎng)卡，實(shí)現(xiàn)不同的網(wǎng)絡(luò)協(xié)議，如千兆以太網(wǎng)協(xié)議、P0S協(xié)議等。 顯然，本領(lǐng)域的技術(shù)人員應(yīng)該明白，上述的本發(fā)明的各模塊或各步驟可以用通用的計(jì)算裝置來實(shí)現(xiàn)，它們可以集中在單個的計(jì)算裝置上，或者分布在多個計(jì)算裝置所組成的網(wǎng)絡(luò)上，可選地，它們可以用計(jì)算裝置可執(zhí)行的程序代碼來實(shí)現(xiàn)，從而，可以將它們存儲在存儲裝置中由計(jì)算裝置來執(zhí)行，或者將它們分別制作成各個集成電路模塊，或者將它們中的多個模塊或步驟制作成單個集成電路模塊來實(shí)現(xiàn)。這樣，本發(fā)明不限制于任何特定的硬件和軟件結(jié)合。 以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
一種千兆虛擬網(wǎng)卡，其特征在于，采用FPGA芯片來實(shí)現(xiàn)千兆以太網(wǎng)控制器功能，包括FPGA模塊，用于通過FPGA芯片來實(shí)現(xiàn)千兆網(wǎng)卡控制器功能；以及物理接口收發(fā)器，連接至所述FPGA模塊，用于與所述FPGA模塊結(jié)合，接收和發(fā)送數(shù)據(jù)包。
2. 根據(jù)權(quán)利要求1所述的千兆虛擬網(wǎng)卡，其特征在于，所述FPGA模塊包括 PCIe控制器，用于實(shí)現(xiàn)PCIe總線協(xié)議；PCIe主機(jī)接口模塊，用于在所述PCIe控制器的控制下，與中央處理器進(jìn)行通信； 數(shù)據(jù)包發(fā)送模塊，與所述PCIe主機(jī)接口模塊連接，用于發(fā)送數(shù)據(jù)包到主機(jī)； 數(shù)據(jù)包接收模塊，與所述PCIe主機(jī)接口模塊連接，用于接收來自主機(jī)的數(shù)據(jù)包； 過濾模塊，與所述數(shù)據(jù)包發(fā)送模塊和所述數(shù)據(jù)包接收模塊連接，用于對數(shù)據(jù)包進(jìn)行過 濾；以及千兆MAC模塊，與所述過濾模塊連接，用于進(jìn)行媒體接入控制。
3. 根據(jù)權(quán)利要求2所述的千兆虛擬網(wǎng)卡，其特征在于，所述數(shù)據(jù)包發(fā)送模塊支持TS0功能。
4. 根據(jù)權(quán)利要求2所述的千兆虛擬網(wǎng)卡，其特征在于，所述數(shù)據(jù)包接收模塊支持LR0功能。
5. 根據(jù)權(quán)利要求1所述的千兆虛擬網(wǎng)卡，其特征在于，所述過濾模塊支持一種或多種 過濾功能。
6. 根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的千兆網(wǎng)卡，其特征在于，所述FPGA芯片為 Xilinx Virtex5 LX50T。
7. 根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的千兆虛擬網(wǎng)卡，其特征在于，所述千兆虛擬網(wǎng)卡 的物理接口收發(fā)器為Broadcom BCM5482。
8. 根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的千兆虛擬網(wǎng)卡，其特征在于，所述千兆虛擬網(wǎng)卡 支持1000Base-T禾P 1000Base-X Gigabit Ethernet協(xié)議。
9. 根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的千兆虛擬網(wǎng)卡，其特征在于，通過改變所述物理 接口收發(fā)器外部時鐘的頻率，所述千兆虛擬網(wǎng)卡支持POS協(xié)議。
10. 根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的千兆虛擬網(wǎng)卡，其特征在于，所述千兆虛擬網(wǎng) 卡連接有DDR2 SDRAM模塊。
全文摘要
本發(fā)明提供一種千兆虛擬網(wǎng)卡，其特征在于，采用FPGA芯片來實(shí)現(xiàn)千兆以太網(wǎng)控制器功能，包括FPGA模塊，用于通過FPGA芯片來實(shí)現(xiàn)千兆網(wǎng)卡控制器功能；以及物理接口收發(fā)器，連接至所述FPGA模塊，用于與所述FPGA模塊結(jié)合，接收和發(fā)送數(shù)據(jù)包。本發(fā)明充分利用了FPGA內(nèi)部豐富的資源，用其來實(shí)現(xiàn)千兆以太網(wǎng)控制器功能。與專用以太網(wǎng)控制芯片相比，更加靈活，網(wǎng)絡(luò)接口更加豐富?？梢酝ㄟ^軟件定制不同功能的網(wǎng)卡，實(shí)現(xiàn)不同的網(wǎng)絡(luò)協(xié)議，如千兆以太網(wǎng)協(xié)議、POS協(xié)議等。
文檔編號H04L12/56GK101719873SQ20091024231
公開日2010年6月2日 申請日期2009年12月11日 優(yōu)先權(quán)日2009年12月11日
發(fā)明者歷軍, 方信我, 王英, 聶華, 邵宗有, 鄭臣明 申請人:曙光信息產(chǎn)業(yè)(北京)有限公司