專利名稱：誤碼產(chǎn)生的方法和裝置以及實(shí)現(xiàn)誤碼插入的系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)，尤其關(guān)于一種誤碼產(chǎn)生的方法和裝置以及實(shí)現(xiàn)誤 碼插入的系統(tǒng)。
技術(shù)背景在通信設(shè)備的可靠性測試中，通信設(shè)備的各種接口由于劣化或損傷，會(huì) 對通信設(shè)備的工作可靠性帶來影響，通常通信設(shè)備接口的劣化或損傷會(huì)對所 經(jīng)過的數(shù)據(jù)產(chǎn)生亂序、延遲、誤碼或抖動(dòng)等異常情況，通信設(shè)備要求在上述 異常情況下仍能可靠工作。所以，這需要對通信設(shè)備進(jìn)行接口物理損傷的模 擬測試，也就是說，通過模擬接口劣化或損傷所產(chǎn)生的異常凈艮文，來測試通 信設(shè)備能否識別出該異常報(bào)文，并能處理正常報(bào)文，如果通信設(shè)備能區(qū)分異 常報(bào)文和正常報(bào)文，并對正常報(bào)文進(jìn)行處理，則該通信設(shè)備經(jīng)過了可靠性測試。我們以路由器為例，路由器的接口有很多種，如各種速率的POS (Packet over sonet/SDH )接口 ，以太網(wǎng)接口 ，低速的E1/E3/T1/T3接口 、同異步串口 等。路由器之間互連的物理鏈路如果出現(xiàn)劣化或損傷，則會(huì)導(dǎo)致所經(jīng)過的數(shù) 據(jù)產(chǎn)生異常情況。目前來模擬接口劣化或損傷產(chǎn)生的異常報(bào)文的方法通常是通過調(diào)整微波 SDH的發(fā)送和接收裝置的角度和功率來制造誤碼，或者使用可調(diào)光衰，把輸 出光功率降到接收機(jī)靈敏度的臨界值來制造誤碼，但是這兩種誤碼插入的精 確度不好控制。 發(fā)明內(nèi)容有鑒于此，本發(fā)明實(shí)施例的主要目的是提供誤碼插入量精確可控的裝置 和方法。本發(fā)明實(shí)施例的目的是通過以下技術(shù)方案實(shí)現(xiàn)的本發(fā)明實(shí)施例提供一種誤碼產(chǎn)生裝置，包括誤碼指令控制器、反相器 和多路復(fù)用器；所述誤碼指令控制器用于輸出誤碼控制指令，所述誤碼控制 指令包括產(chǎn)生誤碼指令；所述反相器用于接收llr入數(shù)據(jù)，輸出所述數(shù)據(jù)的反 相位；所述多路復(fù)用器用于當(dāng)所述誤碼控制指令為產(chǎn)生誤碼指令時(shí)，輸出所 述數(shù)據(jù)的反相位。本發(fā)明實(shí)施例還提供一種誤碼產(chǎn)生方法，包括寫入誤碼控制指令，所 述誤碼控制指令包括產(chǎn)生誤碼指令；根據(jù)輸入凄t據(jù)的輸入時(shí)鐘頻率輸出所述 誤碼控制指令；當(dāng)所述誤碼控制指令為產(chǎn)生誤碼指令時(shí)，則輸出與輸入數(shù)據(jù) 反相的位。本發(fā)明實(shí)施例還提供一種實(shí)現(xiàn)誤碼插入的系統(tǒng)，包括接收模塊用于接 收輸入數(shù)據(jù)流；第一光接口模塊用于將所述數(shù)據(jù)流進(jìn)行光電轉(zhuǎn)換，輸出第二 數(shù)據(jù)流；第一時(shí)鐘數(shù)據(jù)處理模塊用于對所述第二數(shù)據(jù)流進(jìn)行時(shí)鐘和數(shù)據(jù)分 離；誤碼產(chǎn)生裝置，用于將所述時(shí)鐘的頻率作為時(shí)鐘計(jì)數(shù)器的計(jì)數(shù)頻率，根 據(jù)預(yù)設(shè)的誤碼率寫入誤碼控制指令，當(dāng)所述誤碼控制指令為產(chǎn)生誤碼指令 時(shí)，則輸出與輸入數(shù)據(jù)反相的位，輸出插入誤碼的數(shù)據(jù)；第二時(shí)鐘數(shù)據(jù)處理 模塊，用于對所述時(shí)鐘和所述插入誤碼的數(shù)據(jù)進(jìn)行合成，輸出第三數(shù)據(jù)流；第二光接口模塊，用于對所述第三數(shù)據(jù)流進(jìn)行電光轉(zhuǎn)換，輸出插入誤碼的數(shù)據(jù)流；輸出模塊，用于輸出所述插入誤碼的數(shù)據(jù)流。本發(fā)明實(shí)施例能夠?qū)φ`碼插入精確控制，/人而更加準(zhǔn)確地對通信設(shè)備進(jìn) 行可靠性測試。


圖l是本發(fā)明實(shí)施例的誤碼產(chǎn)生方法的流程圖； 圖2是本發(fā)明實(shí)施例二的誤碼產(chǎn)生裝置的示意圖；圖3是本發(fā)明實(shí)施例二的誤碼產(chǎn)生裝置的另 一示意圖； 圖4是本發(fā)明實(shí)施例三的實(shí)現(xiàn)誤碼插入的系統(tǒng)示意圖； 圖5是本發(fā)明實(shí)施例四的POS接口實(shí)現(xiàn)誤碼插入的系統(tǒng)示意圖； 圖6是本發(fā)明實(shí)施例五的以太網(wǎng)接口實(shí)現(xiàn)誤碼插入的系統(tǒng)示意圖。
具體實(shí)施方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下舉實(shí)施例，并 參照附圖，對本發(fā)明實(shí)施例進(jìn)一步詳細(xì)說明。實(shí)施例一、本發(fā)明實(shí)施例提供一種誤碼產(chǎn)生方法，參見圖l,圖l是本發(fā) 明實(shí)施例的誤碼產(chǎn)生方法的流程圖。包括101、寫入誤碼控制指令，所述誤碼控制指令包括產(chǎn)生誤碼指令和不產(chǎn)生 誤碼指令；誤碼控制指令與所要求的誤碼率相關(guān)。誤碼率(BER: bit error)是衡量 數(shù)據(jù)在規(guī)定時(shí)間內(nèi)數(shù)據(jù)傳輸精確性的指標(biāo)。它表示數(shù)字系統(tǒng)在傳輸過程中"在多少位數(shù)據(jù)中出現(xiàn)一位差錯(cuò)"。如果在一萬位數(shù)據(jù)中出現(xiàn)一位差錯(cuò)，即誤碼率為萬分之一，即10E-4。舉例來說，我們希望插入誤碼率為10-3的誤碼， 這樣，在進(jìn)行誤碼測試時(shí)，以傳送216=655361^位數(shù)作為誤碼插入周期，那么 我們傳送65536bit就需要有65536竹0-、66個(gè)誤碼。我們將l當(dāng)作產(chǎn)生誤碼指 令，O當(dāng)作不產(chǎn)生誤碼指令的話，我們需要寫入66個(gè)1，其他比特位為O,這樣 就實(shí)現(xiàn)了在65536bit位數(shù)中有66個(gè)產(chǎn)生誤碼指令，其他為不產(chǎn)生誤碼指令。 反之亦然，我們將O當(dāng)作產(chǎn)生誤碼指令，l當(dāng)作不產(chǎn)生誤碼指令的話，我們需 要寫入66個(gè)0，其他比特位為l，這樣同樣實(shí)現(xiàn)了在65536bit位數(shù)中有66個(gè)誤 碼。102、 根據(jù)輸入數(shù)據(jù)的輸入時(shí)鐘頻率輸出所述誤碼控制指令；在本發(fā)明的具體實(shí)現(xiàn)時(shí)，我們可以選擇計(jì)數(shù)頻率和輸入數(shù)據(jù)的輸入時(shí)鐘 頻率相同的時(shí)鐘計(jì)數(shù)器，這樣，根據(jù)時(shí)鐘計(jì)數(shù)器的計(jì)數(shù)頻率輸出寫入的誤碼 控制指令，例如，上述提到的65536bit位數(shù)。103、 當(dāng)所述誤碼控制指令為產(chǎn)生誤碼指令時(shí)，則輸出與所述輸入數(shù)據(jù)反 相的位。在本發(fā)明的具體實(shí)現(xiàn)時(shí)，我們可以選擇多路復(fù)用器來實(shí)現(xiàn)此功能，多路 復(fù)用器MUX屬于一種邏輯設(shè)備，它有多個(gè)輸入但只有一個(gè)輸出。MUX能從 多個(gè)輸入中選擇一個(gè)作為輸出，這通過一個(gè)控制端實(shí)現(xiàn)?？刂贫丝梢源_定哪 個(gè)輸入被連到輸出，我們將誤碼控制指令作為控制端的輸入，這樣，當(dāng)所述誤碼控制指令為產(chǎn)生誤碼指令時(shí)，則多路復(fù)用器選擇與反相器相連的輸入作 為輸出，即輸出誤碼。如上所述，若0當(dāng)作產(chǎn)生誤碼指令，l當(dāng)作不產(chǎn)生誤碼 指令，則當(dāng)誤碼控制指令為0時(shí)，則多路復(fù)用器選擇與反相器相連的輸入作為 輸出。104、當(dāng)所述誤碼控制指令為不產(chǎn)生誤碼指令時(shí)，則輸出所述輸入數(shù)據(jù)的 正常位。當(dāng)所述誤碼控制指令為不產(chǎn)生誤碼指令時(shí)，則多路復(fù)用器選擇與所述接 收輸入數(shù)據(jù)相連的輸入作為輸出，即輸出正常位。如上所述，若0當(dāng)作產(chǎn)生誤 碼指令，l當(dāng)作不產(chǎn)生誤碼指令，當(dāng)誤碼控制指令為l時(shí)，則多路復(fù)用器選擇 與所述接收輸入數(shù)據(jù)相連的輸入作為輸出。實(shí)施例二本實(shí)施例提供一種誤碼產(chǎn)生裝置，參見圖2，圖2是本發(fā)明實(shí)施例二的誤 碼產(chǎn)生裝置的示意圖。包括誤碼指令控制器、反相器和多路復(fù)用器；所述 誤碼指令控制器用于輸出誤碼控制指令，所述誤碼控制指令包括產(chǎn)生誤碼指 令；所述反相器用于接收輸入數(shù)據(jù)，輸出所述數(shù)據(jù)的反相位；所述多路復(fù)用 器用于當(dāng)所述誤碼控制指令為產(chǎn)生誤碼指令時(shí)，輸出所述數(shù)據(jù)的反相位。所 述誤碼控制指令還包括不產(chǎn)生誤碼指令；相應(yīng)地，所述多路復(fù)用器用于當(dāng)所 述誤碼控制指令為不產(chǎn)生誤碼指令時(shí)，輸出所述輸入數(shù)據(jù)的正常位。在本發(fā)明的具體實(shí)現(xiàn)時(shí)，多路復(fù)用器MUX可以作為一種邏輯設(shè)備，它有 多個(gè)輸入但只有一個(gè)輸出。MUX能從多個(gè)輸入中選擇一個(gè)作為輸出，這通 過一個(gè)控制端實(shí)現(xiàn)?？刂贫丝梢源_定哪個(gè)輸入被連到輸出，所以所述多路復(fù) 用器包含一個(gè)控制端和至少兩個(gè)輸入端和一個(gè)輸出端， 一輸入端用于接收輸 入數(shù)據(jù)，至少其他一輸入端連接反相器的一端，所述反相器的另一端用于接 收所述輸入數(shù)據(jù)；所述控制端與所述誤碼指令控制器相連；所述誤碼指令控 制器用于輸出誤碼控制指令給所述多路復(fù)用器的控制端，所述誤碼控制指令 包括產(chǎn)生誤碼指令和不產(chǎn)生誤碼指令；當(dāng)所述控制端接收的指令為產(chǎn)生誤碼指令，則所述多路復(fù)用器選擇與反 相器相連的一端的輸入發(fā)給輸出端，輸出誤碼。當(dāng)所述控制端接收的指令為 不產(chǎn)生誤碼指令，則所述多路復(fù)用器選擇與所述接收數(shù)據(jù)的一端的輸入發(fā)給 輸出端，輸出正常碼。所述誤碼指令控制器用于根據(jù)時(shí)鐘控制計(jì)數(shù)器的計(jì)數(shù)頻率輸出誤碼控制 指令，所述時(shí)鐘控制計(jì)數(shù)器的計(jì)數(shù)頻率與所述輸入數(shù)據(jù)的輸入時(shí)鐘頻率相 同。在本發(fā)明的具體實(shí)現(xiàn)時(shí)，所述誤碼指令控制器至少包括兩個(gè)輸入端和一 個(gè)輸出端； 一輸入端用于輸入誤碼控制指令； 一輸入端用于連接時(shí)鐘計(jì)數(shù) 器；所述輸出端用于根據(jù)所述時(shí)鐘控制計(jì)數(shù)器的計(jì)數(shù)頻率輸出誤碼控制指 令。所述輸入誤碼控制指令的一端可以與CPU進(jìn)行連接，由CPU輸入誤碼控 制指令。時(shí)，誤碼指令控制器可以用隨機(jī)存取存儲(chǔ)器(RAM; Random Access Memory)來實(shí)現(xiàn)誤碼指令控制的功能，具體為存 儲(chǔ)器的輸入端至少包括兩個(gè)，為了描述方便，以2個(gè)為例，輸入端為A和B， 存儲(chǔ)器輸出端為C。輸入端A外接CPU，用于根據(jù)誤碼率和誤碼插入周期來寫 入誤碼控制指令；輸入端B外接時(shí)鐘計(jì)數(shù)器，所述時(shí)鐘計(jì)數(shù)器的計(jì)數(shù)頻率同 數(shù)據(jù)的輸入頻率；輸出端C用于根據(jù)時(shí)鐘計(jì)數(shù)器的計(jì)數(shù)頻率來輸出誤碼控制 指令。優(yōu)選地，可以用四端口RAM來作為誤碼指令控制器。我們以2路多路 復(fù)用器MUX來舉例，2路MUX有兩個(gè)輸入端，其中一輸入端用于接收輸入數(shù) 據(jù)；另一個(gè)輸入端用于輸入數(shù)據(jù)的反相位。如何輸入數(shù)據(jù)的反相位，常見的 一種簡單實(shí)現(xiàn)方式為MUX的另 一個(gè)輸入端連接反相器的一端，所述反相器的 另一端接收輸入數(shù)據(jù)；2路MUX的輸出端根據(jù)RAM的輸出端C的輸出值來決 定選擇哪個(gè)輸入被連到輸出。所以，當(dāng)2路MUX選擇與反相器相連接的一端 的輸入給輸出端時(shí)，則輸出數(shù)據(jù)的反相位，這樣就實(shí)現(xiàn)了誤碼插入。具體可 參見圖3,圖3是本發(fā)明實(shí)施例二的誤碼產(chǎn)生裝置的另一示意圖。 實(shí)施例三、本發(fā)明實(shí)施例提供一種實(shí)現(xiàn)誤碼插入的系統(tǒng)，所述系統(tǒng)包括上述提到的 誤碼產(chǎn)生裝置。參見圖4，圖4是本發(fā)明實(shí)施例三的實(shí)現(xiàn)誤碼插入的系統(tǒng)示意 圖。包括接收模塊用于接收輸入數(shù)據(jù)流；第一光接口模塊用于將所述數(shù)據(jù)流進(jìn)行光電轉(zhuǎn)換，輸出第二數(shù)據(jù)流；第一時(shí)鐘數(shù)據(jù)處理模塊用于對所述第二數(shù)據(jù)流進(jìn)行時(shí)鐘和數(shù)據(jù)分離； 誤碼產(chǎn)生裝置，用于將所述時(shí)鐘的頻率作為時(shí)鐘計(jì)數(shù)器的計(jì)數(shù)頻率，根據(jù)預(yù)設(shè)的誤碼率寫入誤碼控制指令，當(dāng)所述誤碼控制指令為產(chǎn)生誤碼指令時(shí)，則輸出與所述數(shù)據(jù)反相的位，輸出插入誤碼的數(shù)據(jù)；第二時(shí)鐘數(shù)據(jù)處理模塊，用于對所述時(shí)鐘和所述插入誤碼的數(shù)據(jù)進(jìn)行合成，輸出第三數(shù)據(jù)流；第二光接口模塊，用于對所述第三數(shù)據(jù)流進(jìn)行電光轉(zhuǎn)換，輸出插入誤碼 的數(shù)據(jù)流；輸出模塊，用于輸出所述插入誤碼的數(shù)據(jù)流。在本發(fā)明的具體實(shí)現(xiàn)時(shí)，第 一光接口模塊和第二光接口模塊可以集成到 同一光接口電路上；第一時(shí)鐘數(shù)據(jù)處理模塊和第二時(shí)鐘數(shù)據(jù)處理模塊也可以 集成到同一芯片上，例如可以集成到物理層器件上。此外，由于通訊設(shè)備的 接口有很多種，例如，各種速率的POS接口，以太網(wǎng)接口，低速的 E1/E3/T1/T3接口 、同異步串口等，此處，我們以POS接口和以太網(wǎng)接口舉例 來說明，本實(shí)施例的具體實(shí)現(xiàn)方式，其他接口的實(shí)現(xiàn)方案同本實(shí)施例類似， 也在本發(fā)明的保護(hù)范圍之內(nèi)，不再贅述。實(shí)施例四我們以POS接口為例進(jìn)行說明，本發(fā)明另 一 實(shí)施例提供POS接口實(shí)現(xiàn)誤 碼插入的系統(tǒng)，參見圖5，圖5是本發(fā)明實(shí)施例四的POS接口實(shí)現(xiàn)誤碼插入的 系統(tǒng)示意圖。具體的實(shí)現(xiàn)方案包括接收模塊用于接收POS數(shù)據(jù)流，將所述 POS數(shù)據(jù)流經(jīng)過第 一 光接口模塊實(shí)現(xiàn)光電轉(zhuǎn)換后發(fā)送給第一POS幀處理器； 第一POS幀處理器分別提取時(shí)鐘和數(shù)據(jù)發(fā)送給誤碼插入裝置；誤碼產(chǎn)生裝 置，用于將所述時(shí)鐘的頻率作為時(shí)鐘計(jì)數(shù)器的計(jì)數(shù)頻率，根據(jù)預(yù)設(shè)的誤碼率 寫入誤碼控制指令，當(dāng)所述誤碼控制指令為產(chǎn)生誤碼指令時(shí)，則輸出與所述 數(shù)據(jù)反相的位，輸出插入誤碼的數(shù)據(jù)，并將時(shí)鐘和輸入誤碼的數(shù)據(jù)發(fā)送給第 二POS幀處理器；誤碼產(chǎn)生裝置根據(jù)誤碼控制指令和時(shí)鐘計(jì)數(shù)器的計(jì)數(shù)頻率 插入誤碼的具體實(shí)現(xiàn)如上所述，不再贅述。第二POS幀處理器將時(shí)鐘和插入誤碼的數(shù)據(jù)合成POS數(shù)據(jù)后發(fā)送給第二 光接口模塊；第二光接口模塊將接收的POS數(shù)據(jù)進(jìn)行電光轉(zhuǎn)換后發(fā)送給輸出 模塊，這樣輸出模塊輸出的就是插入誤碼的POS數(shù)據(jù)流。在本發(fā)明的具體實(shí)現(xiàn)時(shí)，第 一光接口模塊和第二光接口模塊可以集成到 同一光接口電路上；第一POS幀處理器和第二POS幀處理器也可以作為兩個(gè) 模塊集成到同一POS幀處理器上。實(shí)施例五我們以以太網(wǎng)接口為例進(jìn)行說明，本發(fā)明實(shí)施例五提供以太網(wǎng)接口實(shí)現(xiàn) 誤碼插入的系統(tǒng)，參見圖6 ，圖6是本發(fā)明實(shí)施例五的以太網(wǎng)接口實(shí)現(xiàn)誤碼插入的系統(tǒng)示意圖。具體的實(shí)現(xiàn)方案包括接收模塊用于接收以太網(wǎng)數(shù)據(jù)流， 將所述以太網(wǎng)數(shù)據(jù)流經(jīng)過第 一光接口模塊實(shí)現(xiàn)光電轉(zhuǎn)換后發(fā)送給第 一 以太網(wǎng) 物理層處理器；第一以太網(wǎng)物理層處理器分別提取時(shí)鐘和數(shù)據(jù)發(fā)送給誤碼插 入裝置；誤碼產(chǎn)生裝置，用于將所述時(shí)鐘的頻率作為時(shí)鐘計(jì)數(shù)器的計(jì)數(shù)頻 率，根據(jù)預(yù)設(shè)的誤碼率寫入誤碼控制指令，當(dāng)所述誤碼控制指令為產(chǎn)生誤碼 指令時(shí)，則輸出與所述數(shù)據(jù)反相的位，輸出插入誤碼的數(shù)據(jù)，并將時(shí)鐘和輸 入誤碼的數(shù)據(jù)發(fā)送給第二以太網(wǎng)物理層處理器；誤碼產(chǎn)生裝置根據(jù)誤碼控制 指令和時(shí)鐘計(jì)數(shù)器的計(jì)數(shù)頻率插入誤碼的具體實(shí)現(xiàn)如上所述，不再贅述。第二以太網(wǎng)物理層處理器將時(shí)鐘和插入誤碼的數(shù)據(jù)合成以太網(wǎng)數(shù)據(jù)后發(fā) 送給第二光接口模塊；第二光接口模塊將接收的以太網(wǎng)數(shù)據(jù)進(jìn)行電光轉(zhuǎn)換后 發(fā)送給輸出模塊，這樣輸出模塊輸出的就是插入誤碼的以太網(wǎng)數(shù)據(jù)流。在本發(fā)明的具體實(shí)現(xiàn)時(shí)，第 一光接口模塊和第二光接口模塊可以集成到 同一光接口電路上；第一以太網(wǎng)物理層處理器和第二以太網(wǎng)物理層處理器也 可以作為兩個(gè)模塊集成到同一以太網(wǎng)物理層處理器上。本領(lǐng)域普通技術(shù)人員可以理解上述實(shí)施例方法中的全部或部分步驟是可 以通過程序指令相關(guān)的硬件來完成，所述的程序可以存儲(chǔ)于一計(jì)算機(jī)可讀取 存儲(chǔ)介質(zhì)中，所述的存儲(chǔ)介質(zhì)可以是ROM/R AM、》茲碟，光盤等。以上所述，僅為本發(fā)明較佳的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不 局限于此，任何熟悉該技術(shù)的人在本發(fā)明所揭露的技術(shù)范圍內(nèi)，可輕易想到 的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種誤碼產(chǎn)生裝置，其特征在于，包括誤碼指令控制器、反相器和多路復(fù)用器；所述誤碼指令控制器用于輸出誤碼控制指令，所述誤碼控制指令包括產(chǎn)生誤碼指令；所述反相器用于接收輸入數(shù)據(jù)，輸出所述數(shù)據(jù)的反相位；所述多路復(fù)用器用于當(dāng)所述誤碼控制指令為產(chǎn)生誤碼指令時(shí)，輸出所述數(shù)據(jù)的反相位。
2、 如權(quán)l(xiāng)所述的裝置，其特征在于，還包括所述誤碼控制指令還包括 不產(chǎn)生誤碼指令；相應(yīng)地，所述多路復(fù)用器用于當(dāng)所述誤碼控制指令為不產(chǎn)生誤碼指令 時(shí)，輸出所述輸入數(shù)據(jù)的正常位。
3、 如權(quán)l(xiāng)所述的裝置，其特征在于，所述多路復(fù)用器為2路復(fù)用器。
4、 如權(quán)l(xiāng)所述的裝置，其特征在于，所述誤碼指令控制器用于根據(jù)時(shí)鐘 控制計(jì)數(shù)器的計(jì)數(shù)頻率輸出誤碼控制指令，所述時(shí)鐘控制計(jì)數(shù)器的計(jì)數(shù)頻率 與所述輸入數(shù)據(jù)的輸入時(shí)鐘頻率相同。
5、 如權(quán)4所述的裝置，其特征在于，所述誤碼指令控制器為隨機(jī)存取存 儲(chǔ)器。
6、 如權(quán)4或5所述的裝置，其特征在于，用于輸入誤碼控制指令的所述輸 入端與CPU進(jìn)行連接，由CPU輸入誤碼控制指令。
7、 一種誤碼產(chǎn)生方法，其特征在于，包括 寫入誤碼控制指令，所述誤碼控制指令包括產(chǎn)生誤碼指令； 根據(jù)輸入數(shù)據(jù)的輸入時(shí)鐘頻率輸出所述誤碼控制指令；當(dāng)所述誤碼控制指令為產(chǎn)生誤碼指令時(shí)，則輸出與輸入數(shù)據(jù)反相的位。
8、 如權(quán)7所述的方法，其特征在于，還包括所述誤碼控制指令還包括 不產(chǎn)生誤碼指令，當(dāng)所述誤碼控制指令為不產(chǎn)生誤碼指令時(shí)，則多路復(fù)用器 輸出所述輸入數(shù)據(jù)的正常位。
9、 一種實(shí)現(xiàn)誤碼插入的系統(tǒng)，其特征在于，包括 接收模塊用于接收輸入數(shù)據(jù)流；第一光接口模塊用于將所述數(shù)據(jù)流進(jìn)行光電轉(zhuǎn)換，輸出第二數(shù)據(jù)流； 第一時(shí)鐘數(shù)據(jù)處理模塊用于對所述第二數(shù)據(jù)流進(jìn)行時(shí)鐘和數(shù)據(jù)分離； 誤碼產(chǎn)生裝置，用于將所述時(shí)鐘的頻率作為時(shí)鐘計(jì)數(shù)器的計(jì)數(shù)頻率，根據(jù)預(yù)設(shè)的誤碼率寫入誤碼控制指令，當(dāng)所述誤碼控制指令為產(chǎn)生誤碼指令時(shí)，則輸出與所述數(shù)據(jù)反相的位，輸出插入誤碼的數(shù)據(jù)；第二時(shí)鐘數(shù)據(jù)處理模塊，用于對所述時(shí)鐘和所述插入誤碼的數(shù)據(jù)進(jìn)行合成，輸出第三數(shù)據(jù)流；第二光接口模塊，用于對所述第三數(shù)據(jù)流進(jìn)行電光轉(zhuǎn)換，輸出插入誤碼的數(shù)據(jù)流；輸出模塊，用于輸出所述插入誤碼的數(shù)據(jù)流。
10、 如權(quán)9所述的系統(tǒng)，其特征在于，所述數(shù)據(jù)流為POS數(shù)據(jù)流，相應(yīng) 地，所述第一時(shí)鐘數(shù)據(jù)處理模塊和所述第二時(shí)鐘數(shù)據(jù)處理模塊分別為第一 POS幀處理器和第二POS幀處理器。
11、 如權(quán)9所述的系統(tǒng)，其特征在于，所述數(shù)據(jù)流為以太網(wǎng)數(shù)據(jù)流，相應(yīng) 地，所述第一時(shí)鐘數(shù)據(jù)處理模塊和所述第二時(shí)鐘數(shù)據(jù)處理模塊分別為第一以 太網(wǎng)物理層處理器和第二以太網(wǎng)物理層處理器。
全文摘要
本發(fā)明實(shí)施例提供一種誤碼產(chǎn)生裝置和方法，包括誤碼指令控制器、反相器和多路復(fù)用器；所述誤碼指令控制器用于輸出誤碼控制指令，所述誤碼控制指令包括產(chǎn)生誤碼指令；所述反相器用于接收輸入數(shù)據(jù)，輸出所述數(shù)據(jù)的反相位；所述多路復(fù)用器用于當(dāng)所述誤碼控制指令為產(chǎn)生誤碼指令時(shí)，輸出所述數(shù)據(jù)的反相位。本發(fā)明實(shí)施例能夠?qū)φ`碼插入精確控制，從而更加準(zhǔn)確地對通信設(shè)備進(jìn)行可靠性測試。
文檔編號H04L12/26GK101257418SQ20081006644
公開日2008年9月3日 申請日期2008年3月31日 優(yōu)先權(quán)日2008年3月31日
發(fā)明者張立騫 申請人:華為技術(shù)有限公司