專利名稱：用于傳輸數(shù)據(jù)的方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于在彼此串聯(lián)連接的模塊之間、尤其是在測量 設(shè)備模塊之間進(jìn)行實(shí)時數(shù)據(jù)傳輸?shù)姆椒ê拖到y(tǒng)。
技術(shù)背景現(xiàn)場總線(Fieldbus)或者過程網(wǎng)絡(luò)用于在執(zhí)行器和傳感器之間 進(jìn)行實(shí)時數(shù)據(jù)傳輸，尤其是在自動化技術(shù)領(lǐng)域。在此，數(shù)據(jù)必須經(jīng)過 現(xiàn)場總線在確定的時間段內(nèi)可靠地轉(zhuǎn)發(fā)，這樣現(xiàn)場總線對數(shù)據(jù)傳輸?shù)?滯后時間提出了高的要求。越來越多地，以太網(wǎng)也被用作現(xiàn)場總線， 其中力求實(shí)現(xiàn)來自TCP/IP協(xié)議系的數(shù)據(jù)傳輸協(xié)議的廣泛的應(yīng)用。以太 網(wǎng)標(biāo)準(zhǔn)定義了各種不同的數(shù)據(jù)傳輸速度，例如具有數(shù)據(jù)傳輸速度為 10Mbit每秒、100Mbit每秒和1Gbit每秒的以太網(wǎng)。此外存在數(shù)據(jù)經(jīng) 由無線電無線地傳輸?shù)囊蕴W(wǎng)絡(luò)。對于這些以太網(wǎng)協(xié)議來說，物理的 數(shù)據(jù)傳輸和協(xié)議層的去耦合是共同的，所述協(xié)議層說明各個數(shù)據(jù)包如 何被組合。物理的數(shù)據(jù)傳輸通過半導(dǎo)體IC電路和相互連接的裝置或模 塊的相應(yīng)的布線來實(shí)現(xiàn)。協(xié)議層對于所有傳輸類型來說是相同的。在 以太網(wǎng)情況下協(xié)議層又包括各種不同的數(shù)據(jù)傳輸協(xié)議例如TCP/IP、 FTP、 HTTP。通常，微處理器相應(yīng)于所希望的數(shù)據(jù)協(xié)議地組合數(shù)據(jù)包并 且將其發(fā)送給物理的數(shù)據(jù)傳輸單元。在實(shí)時數(shù)據(jù)傳輸領(lǐng)域，尤其是在 用于控制機(jī)器或設(shè)備的工業(yè)領(lǐng)域中的測量數(shù)據(jù)獲取中，該測量數(shù)據(jù)獲 取依賴于數(shù)據(jù)傳輸?shù)目深A(yù)測性，以太網(wǎng)作為傳輸介質(zhì)迄今還沒有進(jìn)一 步推廣。由于交換器和TCP/IP或UDP協(xié)議的應(yīng)用，以太網(wǎng)在實(shí)時能力 方面是不太確定的并且具有比傳統(tǒng)的現(xiàn)場總線系統(tǒng)大的不穩(wěn)定性。圖1示出了按照現(xiàn)有技術(shù)的以太網(wǎng)拓樸。這里，多個測量儀器MG 經(jīng)過以太網(wǎng)交換器被連接到數(shù)據(jù)處理單元如PC。以太網(wǎng)交換器為多路 復(fù)用器，其分析在以太網(wǎng)上的數(shù)據(jù)并相應(yīng)地進(jìn)行轉(zhuǎn)發(fā)。當(dāng)多個測量儀 器同時在向PC的方向發(fā)送數(shù)據(jù)時，會導(dǎo)致沖突，以太網(wǎng)交換器僅僅能 夠部分地平衡這種沖突。這里，不能保證，從測量儀器MG向以太網(wǎng)交 換器傳輸?shù)臏y量數(shù)據(jù)在第一次數(shù)據(jù)傳輸嘗試時就能到達(dá)該P(yáng)C。在出現(xiàn)沖突時，數(shù)據(jù)重新從測量儀器MG被發(fā)送。這里，在數(shù)據(jù)在測量儀器MG 中形成和所述數(shù)據(jù)到達(dá)該P(yáng)C之間產(chǎn)生未知的延遲時間。該未知的延遲 時間取決于，多少個測量儀器MG被連接到以太網(wǎng)交換器上并且單個的 測量儀器MG在不同的時刻具有何種數(shù)據(jù)輸入。因?yàn)榭赡苄枰ㄟ^測量 儀器MG重新發(fā)送數(shù)據(jù)，因此測量數(shù)據(jù)還必須被中間存儲。圖l中所示 的星形的拓樸還具有布線花費(fèi)相對較大的缺點(diǎn)。在用于傳輸實(shí)時數(shù)據(jù)的傳統(tǒng)以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)中通過這樣的方 式來避免沖突，即PC在所謂的握手過程中請求單個測量儀器MG的實(shí) 時數(shù)據(jù)或測量數(shù)據(jù)。為此，在各種不同的測量儀器MG中，設(shè)置相應(yīng)的 數(shù)據(jù)存儲器和相應(yīng)的數(shù)據(jù)管理裝置。但是按照握手方法的數(shù)據(jù)傳輸?shù)?缺點(diǎn)在于，由以太網(wǎng)所提供的帶寬不能被完全地利用，因?yàn)閿?shù)據(jù)是從 PC發(fā)送至測量儀器MG，或者反過來數(shù)據(jù)從測量儀器MG向PC發(fā)送。所 述數(shù)據(jù)因此在半雙工運(yùn)行中傳輸。這導(dǎo)致，數(shù)據(jù)傳輸時間或運(yùn)送時間 在這樣的傳統(tǒng)以太網(wǎng)現(xiàn)場總線系統(tǒng)中不是最小的，并且強(qiáng)烈取決于所 連接的測量儀器MG的數(shù)量。實(shí)時要求尤其是例如數(shù)據(jù)傳輸時間的可預(yù) 測性和短的滯后時間，在這種傳統(tǒng)的以太網(wǎng)系統(tǒng)中不能得到滿足。發(fā)明內(nèi)容因此，本發(fā)明的任務(wù)在于實(shí)現(xiàn)一種用于實(shí)時數(shù)據(jù)傳輸?shù)姆椒ê拖?統(tǒng)，其具有在數(shù)據(jù)傳輸時最小化的滯后時間。按照本發(fā)明，該任務(wù)通過具有權(quán)利要求1中所給出的特征的方法 來解決。本發(fā)明實(shí)現(xiàn)了用于在彼此串聯(lián)連接的模塊之間傳輸數(shù)據(jù)的方法， 其中，模塊的有用數(shù)據(jù)分別嵌入由所連接的模塊所接收的數(shù)據(jù)包(幀) 中，所述數(shù)據(jù)包具有唯一的數(shù)據(jù)包號(幀號)，如果根據(jù)該數(shù)據(jù)包號 (幀號)構(gòu)成的比較值與設(shè)置在模塊中的識別號(幀ID) —致的話。本發(fā)明方法的優(yōu)點(diǎn)在于，相比于圖1所示的星形結(jié)構(gòu)最小化布線 花費(fèi)。本發(fā)明方法的另外的優(yōu)點(diǎn)在于數(shù)據(jù)傳輸?shù)目深A(yù)測性，也就是說， 在數(shù)據(jù)傳輸中出現(xiàn)的滯后時間的不穩(wěn)定極小。因此，本發(fā)明的方法具有帶有可預(yù)測滯后時間的確定性特性，其 中不穩(wěn)定性是極小的并且優(yōu)選在IO微秒以下。在本發(fā)明的方法的一個有利的實(shí)施形式中，比較值通過數(shù)據(jù)包號(幀號)與可配置的掩碼值(幀掩碼)的邏輯組合來構(gòu)成。這具有優(yōu)點(diǎn)，即通過掩碼值(幀掩碼)和識別號(幀號)的適當(dāng) 選擇可以調(diào)節(jié)由模塊所傳輸?shù)臄?shù)據(jù)的周期性。按照本發(fā)明的方法的有利的實(shí)施形式，將數(shù)據(jù)包號(幀號)與掩 碼值(幀掩碼)邏輯"與"連接。根據(jù)本發(fā)明的方法的代替的實(shí)施形式，比較值通過所接收的數(shù)據(jù) 包的數(shù)據(jù)包號本身構(gòu)成。在本發(fā)明的方法的另一個實(shí)施形式中，在這些模塊中分別存儲至 少一個識別號。在本發(fā)明的方法的另一個實(shí)施形式中，在這些模塊中分別存儲至 少一個掩碼值(幀掩碼)。在本發(fā)明的方法的一個有利的實(shí)施形式中，將模塊的有用數(shù)據(jù)作為數(shù)據(jù)報(Datagramms)、尤其是XCP-數(shù)據(jù)報的有用數(shù)據(jù)嵌入所接收 的數(shù)據(jù)包中。在本發(fā)明的方法的一個有利的實(shí)施形式中，只要有用數(shù)據(jù)在該模 塊中可利用，就將有用數(shù)據(jù)通過該模塊分別嵌入所接收的數(shù)據(jù)包中用 于產(chǎn)生擴(kuò)展的數(shù)據(jù)包。在本發(fā)明的方法的一個有利的實(shí)施形式中，僅當(dāng)在所接收的數(shù)據(jù) 包中包含的標(biāo)識符或稱標(biāo)識位被置位時，才將有用數(shù)據(jù)通過該模塊分 別嵌入所接收的數(shù)據(jù)包中用于產(chǎn)生擴(kuò)展的數(shù)據(jù)包。在本發(fā)明的方法的一個有利的實(shí)施形式中，將所述被擴(kuò)展的數(shù)據(jù) 包發(fā)送給連接在該模塊之后的同類型的模塊。在本發(fā)明的方法的一個有利的實(shí)施形式中，有用數(shù)據(jù)由測量數(shù)據(jù) 構(gòu)成。在本發(fā)明的方法的一個有利的實(shí)施形式中，彼此串聯(lián)連接的模塊 構(gòu)成模塊鏈，該模塊鏈被連接在數(shù)據(jù)處理單元例如PC上，數(shù)據(jù)處理單 元處理在數(shù)據(jù)包中傳輸?shù)臄?shù)據(jù)。在本發(fā)明的方法的一個有利的實(shí)施形式中，模塊鏈的離數(shù)據(jù)處理 單元最遠(yuǎn)的模塊具有數(shù)據(jù)包發(fā)生器，該數(shù)據(jù)包發(fā)生器周期地產(chǎn)生不包 含有用數(shù)據(jù)的空數(shù)據(jù)包。這里，調(diào)節(jié)最后一個模塊的數(shù)據(jù)包發(fā)生器用來產(chǎn)生空數(shù)據(jù)包的頻 率f吣使得該頻率高于或等于相應(yīng)的模塊鏈的所有模塊的最大測量數(shù)據(jù)率。在本發(fā)明的方法的一個有利的實(shí)施形式中，通過該數(shù)據(jù)包發(fā)生器 產(chǎn)生的數(shù)據(jù)包分別具有帶有該數(shù)據(jù)包的唯一數(shù)據(jù)包號的管理數(shù)據(jù)(標(biāo) 題數(shù)據(jù))。這里，數(shù)據(jù)包發(fā)生器優(yōu)選將所產(chǎn)生的空數(shù)據(jù)包連續(xù)地編號。 在本發(fā)明方法的有利的實(shí)施形式中，該模塊鏈的模塊彼此同步。 在本發(fā)明方法的有利的實(shí)施形式中，數(shù)據(jù)包全雙工地通過傳輸介 質(zhì)傳輸。在本發(fā)明方法的有利的實(shí)施形式中，數(shù)據(jù)處理單元將數(shù)據(jù)包傳輸 給模塊鏈的模塊，這些數(shù)據(jù)包包括輸出數(shù)據(jù)或調(diào)節(jié)數(shù)據(jù)作為有用數(shù)據(jù)。在本發(fā)明方法的有利的實(shí)施形式中，模塊鏈的每個模塊借助由數(shù) 據(jù)處理單元通過該模塊接收的數(shù)據(jù)包的管理數(shù)據(jù)識別用于該模塊的數(shù) 據(jù)包，并且將包含在數(shù)據(jù)包中的有用數(shù)據(jù)輸出耦合。在本發(fā)明方法的特別有利的實(shí)施形式中，所傳輸?shù)臄?shù)據(jù)包由以太 網(wǎng)數(shù)據(jù)包構(gòu)成。在本發(fā)明方法的有利的實(shí)施形式中，傳輸介質(zhì)由100MB以太網(wǎng)線 纜構(gòu)成。本發(fā)明還實(shí)現(xiàn)了一種用于在彼此串聯(lián)連接的模塊之間傳輸數(shù)據(jù)的 實(shí)時數(shù)據(jù)傳輸系統(tǒng)，其中，每個模塊將其有用數(shù)據(jù)嵌入由連接在前面 的模塊所接收的數(shù)據(jù)包(幀)中，所述數(shù)據(jù)包具有數(shù)據(jù)包號(幀號)， 如果根據(jù)該數(shù)據(jù)包號構(gòu)成的比較值與設(shè)置在該模塊中的識別號(幀ID) 一致的話。本發(fā)明還實(shí)現(xiàn)了一種用于實(shí)時數(shù)據(jù)傳輸?shù)哪K，其中模塊將其有 用數(shù)據(jù)嵌入由連接在前面的模塊所接收的數(shù)據(jù)包(幀)中，所述數(shù)據(jù) 包具有數(shù)據(jù)包號(幀號)，如果根據(jù)該數(shù)據(jù)包號(幀號)構(gòu)成的比較 值與設(shè)置在該模塊中的識別號(幀ID) —致的話。在本發(fā)明的、用于實(shí)時數(shù)據(jù)傳輸?shù)哪K的一個有利的實(shí)施形式中， 該模塊具有連接到連接在前面的模塊上的第一收發(fā)機(jī)和用于連接到連 接在后面的模塊上的第二收發(fā)機(jī)，以及FPGA單元(現(xiàn)場可編程門陣列)。在此，模塊的FPGA單元優(yōu)選具有邏輯單元，該邏輯單元將所接收 的數(shù)據(jù)包的數(shù)據(jù)包號(幀號)與配置的掩碼值(幀掩碼)進(jìn)行邏輯組 合以產(chǎn)生比較值。在本發(fā)明的、用于實(shí)時數(shù)據(jù)傳輸?shù)哪K的一個有利的實(shí)施形式中，模塊的FPGA單元具有用于存儲所屬的、能配置的掩碼值(幀掩碼)的 第一寄存器和用于存儲所屬的、能配置的識別號(幀ID)的第二寄存 器。在本發(fā)明的、用于實(shí)時數(shù)據(jù)傳輸?shù)哪K的一個有利的實(shí)施形式中， 設(shè)置在FPGA單元中的邏輯單元將所存儲的掩碼值(幀掩碼)按位地與所接收的數(shù)據(jù)包的數(shù)據(jù)包號(幀號)進(jìn)行邏輯"與"組合以產(chǎn)生比較值。在本發(fā)明的、用于實(shí)時數(shù)據(jù)傳輸?shù)哪K的一個有利的實(shí)施形式中， FPGA單元具有比較單元，比較單元將由邏輯單元產(chǎn)生的比較值與所存 儲的識別號(幀ID)進(jìn)行比較。在本發(fā)明的模塊的一個有利的實(shí)施形式中，F(xiàn)PGA單元具有計算單 元，該計算單元通過第一介質(zhì)訪問控制器(MAC)連接到第一收發(fā)機(jī)上， 并且通過第二介質(zhì)訪問控制器(MAC)連接到第二收發(fā)機(jī)上。、此外，還參照附圖描述了本發(fā)明的方法和本發(fā)明的實(shí)時數(shù)據(jù)傳輸 系統(tǒng)以及本發(fā)明的用于實(shí)時數(shù)據(jù)傳輸?shù)哪K的有利的實(shí)施形式，以闡 述發(fā)明本質(zhì)的特征。


示出了圖1 按照現(xiàn)有技術(shù)的以太網(wǎng)現(xiàn)場總線系統(tǒng)； 圖2 本發(fā)明的、具有多個彼此串聯(lián)連接的模塊的實(shí)時數(shù)據(jù)傳輸 系統(tǒng)的可能的實(shí)施形式的框圖；圖3 本發(fā)明的、用于實(shí)時數(shù)據(jù)處理的模塊的可能的實(shí)施的框圖；圖4 用于說明本發(fā)明的實(shí)時數(shù)據(jù)處理系統(tǒng)的功能的框圖；圖5 用于說明在本發(fā)明的方法的優(yōu)選實(shí)施形式中所使用的、用于傳輸測量數(shù)據(jù)給數(shù)據(jù)處理單元的以太網(wǎng)數(shù)據(jù)包的數(shù)據(jù)圖；圖6 用于說明本發(fā)明的、實(shí)時數(shù)據(jù)傳輸?shù)臅r隙方法的數(shù)據(jù)圖； 圖7 本發(fā)明的、用于在彼此串聯(lián)連接的模塊之間進(jìn)行數(shù)據(jù)傳輸?shù)姆椒赡艿膶?shí)施形式的流程圖；圖8A， 8B， 8C 在本發(fā)明的用于實(shí)時數(shù)據(jù)傳輸?shù)姆椒ㄖ杏糜谡f明時隙分配的例子；圖9 按照本發(fā)明的方法的、針對五比特寬的掩碼值的時間片分 配的可能的實(shí)現(xiàn)方式的例子；以及圖10 圖9中所示的掩碼值的選擇，用于說明在按照本發(fā)明的用 于實(shí)時數(shù)據(jù)傳輸?shù)姆椒ㄟM(jìn)行時間片分配時對周期性的調(diào)節(jié)。
具體實(shí)施方式
由圖2可以看出，本發(fā)明的實(shí)時數(shù)據(jù)傳輸系統(tǒng)1包括至少一個可 連接到由模塊3構(gòu)成的模塊鏈4上的數(shù)據(jù)處理單元2。模塊鏈4包括N 個彼此串聯(lián)連接的模塊3。模塊3涉及提供實(shí)時測量數(shù)據(jù)的任意的模塊 或測量儀器。這些模塊3通過線纜5彼此鏈接，其中模塊鏈4的第一 模塊3-1通過線纜5-1連接到數(shù)據(jù)處理單元2。數(shù)據(jù)傳輸介質(zhì)或者線纜 5-i涉及任意的數(shù)據(jù)傳輸線纜。在代替的實(shí)施形式中，在模塊之間無線 地進(jìn)行數(shù)據(jù)傳輸。在圖2所示的實(shí)施形式中，每個模塊3包含兩個用 于數(shù)據(jù)傳輸?shù)氖瞻l(fā)機(jī)PHY。每個模塊還包含F(xiàn)PGA單元(FPGA:現(xiàn)場可 編程門陣列)。收發(fā)機(jī)PHY優(yōu)選涉及用于傳輸以太網(wǎng)數(shù)據(jù)包的收發(fā)機(jī)。兩個以太 網(wǎng)收發(fā)機(jī)之一在至數(shù)據(jù)處理單元2的方向上連接到模塊鏈4的相鄰模 塊上。在另一個以太網(wǎng)收發(fā)機(jī)上可連接用于擴(kuò)展模塊鏈4的另一個模 塊。模塊鏈4可以任意地擴(kuò)展。此外，模塊鏈4可以構(gòu)建為或連接到 任意的網(wǎng)絡(luò)拓樸。數(shù)據(jù)處理單元2通常是PC。數(shù)據(jù)處理單元2或者說主單元具有對 由模塊3構(gòu)成的儀器集合的訪問權(quán)，所述儀器集合從主單元2的角度 看為具有MAC地址的以太網(wǎng)儀器。數(shù)據(jù)包在模塊3之間和在模塊鏈4 與數(shù)據(jù)處理單元2之間全雙工地、即在兩個相互獨(dú)立的通信方向上傳 輸。模塊鏈4的最后的模塊3-N周期地產(chǎn)生空的數(shù)據(jù)包。為此，最后 的模塊3-N的FPGA單元包括數(shù)據(jù)包發(fā)生器，它周期地產(chǎn)生不包含有用 數(shù)據(jù)的空數(shù)據(jù)包。這些數(shù)據(jù)包僅僅包含管理數(shù)據(jù)(標(biāo)題數(shù)據(jù))和數(shù)據(jù) 包的各自唯一的數(shù)據(jù)包號。在有利的實(shí)施形式中，時間片或稱數(shù)據(jù)包 在數(shù)據(jù)包上被連續(xù)編號，使得在16比特寬的數(shù)據(jù)包號情況下得到在0 至65. 535之間的數(shù)據(jù)包號。數(shù)據(jù)包發(fā)生器產(chǎn)生數(shù)據(jù)包號的頻率優(yōu)選是 可調(diào)的。這里，調(diào)節(jié)由最后的模塊3-N的數(shù)據(jù)包發(fā)生器產(chǎn)生空數(shù)據(jù)包 的頻率fFe，使得該頻率等于或高于在模塊鏈4的模塊3中出現(xiàn)的最高 的測量數(shù)據(jù)率。在每個時間片，由數(shù)據(jù)包發(fā)生器產(chǎn)生無有用數(shù)據(jù)的空的以太網(wǎng)數(shù)據(jù)包。所產(chǎn)生的數(shù)據(jù)包從模塊鏈4的最后的模塊3-N在至數(shù)據(jù)處理單元2 的方向上經(jīng)過下一個同類型的模塊3- (N-1)傳輸。所傳輸?shù)臄?shù)據(jù)包 具有唯一的數(shù)據(jù)包號(幀號)。該下一個模塊根據(jù)該數(shù)據(jù)包號形成比 較值，并且檢驗(yàn)所形成的比較值與也設(shè)置在模塊3- (N-1)中的識別 號(幀號)是否一致。如果是一致，在該模塊中可利用的實(shí)時數(shù)據(jù)被 嵌入所接收的數(shù)據(jù)包中用于產(chǎn)生擴(kuò)展的數(shù)據(jù)包，而所述數(shù)據(jù)包被發(fā)送 給后面的模塊。模塊鏈4獨(dú)立地向外傳輸這樣形成的擴(kuò)展的數(shù)據(jù)包， 這些數(shù)據(jù)包例如由PC2接收，而無需模塊鏈4從PC2獲得控制指令。 從模塊鏈4的角度，數(shù)據(jù)接收信號路徑與完全與數(shù)據(jù)發(fā)送信號路徑無 關(guān)，并且由此提供其整個帶寬例如用于傳輸調(diào)節(jié)控制信號給模塊鏈4 的相應(yīng)的模塊3利用。因?yàn)槟K3發(fā)送無需請求就傳送給數(shù)據(jù)處理單 元2的實(shí)時數(shù)據(jù)，因此在本發(fā)明的模塊3-i中無需數(shù)據(jù)存儲器并且由 此也無需相關(guān)的存儲器管理。分別存在于這些模塊3中的邏輯優(yōu)選通 過FPGA單元(FPGA:現(xiàn)場可編程門陣列)來實(shí)現(xiàn)。由此，實(shí)現(xiàn)了用于 數(shù)據(jù)傳送的最小化的滯后時間。模塊鏈4的每個模塊3由至少一個第 一和第二收發(fā)機(jī)3A、 3B以及由FPGA單元3C組成。圖3示出了本發(fā)明的模塊3內(nèi)的FPGA單元3C的有利的實(shí)施。模 塊3-i具有用于連接到連接在后面的模塊3i-l的端子6和用于連接到 連接在前面的模塊3i+l的第二端子7。這兩個端子6和7經(jīng)過變壓器8、 9連接到設(shè)置在模塊3中的兩個 以太網(wǎng)收發(fā)機(jī)3A、 3B。收發(fā)機(jī)3A經(jīng)過端子6在至數(shù)據(jù)處理單元2的方 向上被連接，而收發(fā)機(jī)3B經(jīng)過端子7連接到模塊鏈4的另外的連接在 前面的模塊3上。在模塊3的FPGA單元3C中設(shè)置有兩個介質(zhì)訪問控 制器(MAC)IO, 11。介質(zhì)訪問控制器IO、 ll控制對傳輸介質(zhì)的訪問。 為此，兩個介質(zhì)訪問控制器10、 11分別連接到以太網(wǎng)收發(fā)機(jī)3A、 3B 上。在這兩個介質(zhì)訪問控制器10、 ll之間設(shè)置有用于將有用數(shù)據(jù)去耦 輸出的數(shù)據(jù)輸出耦合單元12和用于將有用數(shù)據(jù)耦合輸入的數(shù)據(jù)嵌入單 元13。從介質(zhì)訪問控制器10來的數(shù)據(jù)包由數(shù)據(jù)輸出耦合單元12不變 地引導(dǎo)向介質(zhì)訪問控制器11。在數(shù)據(jù)輸出耦合單元12中存在FIF0數(shù) 據(jù)存儲器，其可以用于中間存儲所述從介質(zhì)訪問控制器10來的數(shù)據(jù)包。 在數(shù)據(jù)輸出耦合單元12中的幀解析器(XCP)分析所接收的數(shù)據(jù)包并且取出針對模塊3的有用數(shù)據(jù)。例如，XCP-幀解析器將嵌入到接收的 以太網(wǎng)數(shù)據(jù)包中的XCP-數(shù)據(jù)報去耦輸出，并且將其存儲在輸出中間存 儲器14中。說明哪些XCP-數(shù)據(jù)報被分配給哪些模塊3的標(biāo)準(zhǔn)或稱參數(shù)， 由FPGA單元3C的微處理器19經(jīng)過內(nèi)部的接口 INT通知給數(shù)據(jù)輸出耦 合單元12。微處理器19例如為Altera公司的NIOSII處理器。NIOSII 處理器19在此將承擔(dān)所有主要的配置任務(wù)。由數(shù)據(jù)輸出耦合單元12 去耦輸出的有用數(shù)據(jù)被中間存儲在輸出中間存儲器14中，并且接著通 過模塊3的數(shù)據(jù)輸出接口 15輸出。在介質(zhì)訪問控制器10和介質(zhì)訪問控制器11之間還設(shè)置有數(shù)據(jù)嵌 入單元13。由介質(zhì)訪問控制器11提供給數(shù)據(jù)嵌入單元13的數(shù)據(jù)包由 在數(shù)據(jù)嵌入單元13內(nèi)的幀解析器(XCP)分析。只要有用數(shù)據(jù)或測量 數(shù)據(jù)存在并且滿足其它的標(biāo)準(zhǔn)，則將有用數(shù)據(jù)通過數(shù)據(jù)嵌入單元13嵌 入所接收的數(shù)據(jù)包中或附加于該數(shù)據(jù)包后。當(dāng)根據(jù)數(shù)據(jù)包號(幀號) 構(gòu)成的比較值與設(shè)置在模塊3i中的識別號(幀ID) —致時，模塊3i 將其有用數(shù)據(jù)嵌入由連接在前面的模塊3i + l所接收的數(shù)據(jù)包或者數(shù) 據(jù)幀中。經(jīng)過數(shù)據(jù)接口 16嵌入的有用數(shù)據(jù)被中間存儲在有用數(shù)據(jù)中間 存儲器17中，并且在比較值與數(shù)據(jù)包號一致時被附加到相應(yīng)的數(shù)據(jù)包 后或嵌入其中。FPGA單元3C還包括數(shù)據(jù)包發(fā)生器18，該數(shù)據(jù)包發(fā)生器18可以經(jīng) 過包含在其中的、作為對收發(fā)機(jī)3B的代替的多路復(fù)用器連接到介質(zhì)訪 問控制器11上。僅僅在模塊鏈4的最后的模塊3-N中接入數(shù)據(jù)包發(fā)生 器18，也就是說在圖3中所示的多路復(fù)用器在數(shù)據(jù)包發(fā)生器18內(nèi)被轉(zhuǎn) 換。模塊鏈4的最后的模塊3-N的介質(zhì)訪問控制器11因此不再通過端 子7從外部獲得數(shù)據(jù)包，而是獲得由最后的模塊3-N的數(shù)據(jù)包發(fā)生器 18產(chǎn)生的數(shù)據(jù)包。數(shù)據(jù)包發(fā)生器18產(chǎn)生不包含有用數(shù)據(jù)的空的數(shù)據(jù) 包。這些數(shù)據(jù)包分別只包含管理數(shù)據(jù)或者說標(biāo)題數(shù)據(jù)，并且以可調(diào)節(jié) 的頻率由最后的模塊3-N的數(shù)據(jù)包發(fā)生器18產(chǎn)生。包含在空數(shù)據(jù)包中 的管理數(shù)據(jù)包括唯一的數(shù)據(jù)包號，該數(shù)據(jù)包號優(yōu)選連續(xù)地編號。數(shù)據(jù) 包發(fā)生器18優(yōu)選由NIOSII處理器19來配置。數(shù)據(jù)包發(fā)生器18在此 優(yōu)選周期地產(chǎn)生完整的、不包含有用數(shù)據(jù)的UPD-IP-以太網(wǎng)幀。模塊3除了 NIOSII微處理器19還包含用于連接數(shù)據(jù)存儲器21的 存儲器控制裝置20。在有利的實(shí)施形式中，為了同步而將同步單元22和23以及同步控制裝置24連接到時間模塊25。微處理器19經(jīng)過內(nèi)部 的接口 INT與數(shù)據(jù)輸出耦合單元12以及數(shù)據(jù)嵌入單元13的兩個介質(zhì) 訪問控制器10、 11相連接。圖4示意性示出了本發(fā)明的實(shí)時數(shù)據(jù)傳輸系統(tǒng)的主要的組件。每 個模塊3分別具有數(shù)據(jù)輸出耦合單元12和數(shù)據(jù)嵌入單元13。僅僅在模 塊鏈4的最后的模塊3-N中激活數(shù)據(jù)包發(fā)生器18-N。數(shù)據(jù)包發(fā)生器18-N 以預(yù)先給定的頻率周期地產(chǎn)生無有用數(shù)據(jù)的空數(shù)據(jù)包。圖5示出了本發(fā)明方法的有利的實(shí)施形式中的、在如圖4中所示 的模塊鏈4的不同位置上的UPD/IP以太網(wǎng)數(shù)據(jù)包的結(jié)構(gòu)。在各個方框 所說明的數(shù)字說明了各個數(shù)據(jù)比特字段的比特寬度。如在圖5A中所示的，數(shù)據(jù)包發(fā)生器18-N產(chǎn)生在那里所示的沒有 有用數(shù)據(jù)內(nèi)容的UPD/IP-數(shù)據(jù)包。這樣的數(shù)據(jù)包或者數(shù)據(jù)幀(幀)由以 太網(wǎng)-信息(Pre、 S0F、 DA、 SA、類型和CRC) IP標(biāo)題或稱IP管理數(shù) 據(jù)、和UDP標(biāo)題或稱UDP管理數(shù)據(jù)組成。以太網(wǎng)數(shù)據(jù)包的結(jié)構(gòu)例如在 www, rcf.net下在對于IP的標(biāo)準(zhǔn)IEEE802. 3或者RFC791以及對于UDP 的RFC768中說明。IP管理數(shù)據(jù)包括16比特的數(shù)據(jù)包號(幀ID)。例 如在每個通過數(shù)據(jù)包發(fā)生器18-N新產(chǎn)生的數(shù)據(jù)包中，數(shù)據(jù)包號遞增1。由此，數(shù)據(jù)包號被連續(xù)地編號，其中不同的數(shù)據(jù)包的數(shù)量大得使 數(shù)據(jù)包號分別唯一地被分配。數(shù)據(jù)包發(fā)生器18-N產(chǎn)生空數(shù)據(jù)包的頻率 優(yōu)選可通過模塊的處理器19來調(diào)節(jié)并且例如為10千赫。數(shù)據(jù)包發(fā)生 器18-N產(chǎn)生空數(shù)據(jù)包的頻率f^至少與模塊鏈4內(nèi)的最高測量數(shù)據(jù)率 一樣高。所調(diào)節(jié)的頻率f^說明了兩個數(shù)據(jù)包或幀之間的時間間隔。有 用數(shù)據(jù)的數(shù)量取決于該選擇或者該頻率fw，該數(shù)量可以由在模塊鏈4 內(nèi)的模塊3附加到數(shù)據(jù)包后或嵌入其中。在兩個數(shù)據(jù)包或者其周期之 間的時間距離計算如下T頓=l/fFG在該時間期間，在100M比特的以太網(wǎng)中，可以以每比特10納秒 的位持續(xù)時間最大傳輸下列數(shù)量的位，包括IP/UDP標(biāo)題在內(nèi)每幀的位阻=如由數(shù)據(jù)包發(fā)生器18-N產(chǎn)生的空數(shù)據(jù)包包括設(shè)置在兩個數(shù)據(jù)包之間的空隙IFG (幀間空隙)在內(nèi)由528個比特構(gòu)成。為了傳輸單個的、 非受控于時間的數(shù)據(jù)包，在兩個數(shù)據(jù)包或幀之間預(yù)留時間，例如用于 傳輸1000比特。由此，得到可以被附加到幀后或者附加到數(shù)據(jù)包后的 有用數(shù)據(jù)位的最大數(shù)量有用位組-每幀的位隨-528-1000這意味著，當(dāng)將所有的被附加或嵌入的有用數(shù)據(jù)或由模塊鏈4的 模塊3附加到所產(chǎn)生的數(shù)據(jù)包后的XPC-數(shù)據(jù)報的位的數(shù)量加起來時， 其和不允許超過上面說明的有用位_。在本發(fā)明的數(shù)據(jù)傳輸系統(tǒng)中， 這通過在模塊3中適當(dāng)?shù)剡x擇掩碼值和識別號來保證。在本發(fā)明的方 法的有利的實(shí)施形式中，只有在所接收的數(shù)據(jù)包中識別符被置位時， 有用數(shù)據(jù)才通過模塊3分別嵌入到所接收的數(shù)據(jù)包中以產(chǎn)生擴(kuò)展的數(shù) 據(jù)包。所述標(biāo)識符優(yōu)選通過在IP標(biāo)題的TOS字段中的位構(gòu)成。該位是 在IP標(biāo)題的TOS字段中的所謂的延遲位。借助該標(biāo)識符或者被置位的 延遲位，連接在后面的模塊3的數(shù)據(jù)嵌入模塊13區(qū)分所接收的數(shù)據(jù)包 是用于容納測量數(shù)據(jù)的數(shù)據(jù)包還是其它以太網(wǎng)數(shù)據(jù)包，如由微處理器 19產(chǎn)生的以太網(wǎng)數(shù)據(jù)包。隨著每個數(shù)據(jù)包的產(chǎn)生，數(shù)據(jù)包發(fā)生器18-N 將在ID數(shù)據(jù)字段中的值增加1并且自動計算校驗(yàn)和數(shù)據(jù)字段一標(biāo)題CS 和CRC。這樣產(chǎn)生的數(shù)據(jù)包在其直到數(shù)據(jù)處理單元2的路徑上經(jīng)歷了設(shè)置在模塊鏈4中的模塊3的所有數(shù)據(jù)嵌入單元n-i。圖5B示出了有用數(shù)據(jù)在所接收的數(shù)據(jù)包中的嵌入或附加。每個數(shù) 據(jù)嵌入單元13包括用于存儲可配置的掩碼值(幀掩碼)的第一寄存器 和用于存儲可配置的識別號(幀ID)的第二寄存器。兩個值優(yōu)選具有 16比特的位寬。在本發(fā)明方法的有利的實(shí)施形式中，當(dāng)下列三個條件被滿足時， 接收數(shù)據(jù)包的測量數(shù)據(jù)由模塊3嵌入或附加首先，由數(shù)據(jù)嵌入單元13檢驗(yàn)有用數(shù)據(jù)或網(wǎng)絡(luò)數(shù)據(jù)是否在模塊3 上可利用或者存在。接著，數(shù)據(jù)嵌入單元13檢驗(yàn)所接收的數(shù)據(jù)包中的標(biāo)識符是否被置 位。為此，數(shù)據(jù)嵌入單元13例如檢驗(yàn)在所接收的數(shù)據(jù)包的IP標(biāo)題的 TOS字段中的延遲位是否被置位。接著，數(shù)據(jù)嵌入單元執(zhí)行在所接收的數(shù)據(jù)包中接收的數(shù)據(jù)包號(幀 號)與所存儲的掩碼值的邏輯組合，以產(chǎn)生比較值。優(yōu)選將該數(shù)據(jù)包號(幀號)與該掩碼值進(jìn)行邏輯"與"組合以形成比較值。(幀掩碼)與(幀號)=幀ID' 接著，將由此形成的比較值幀ID'與存儲在該模塊中的識別號(幀 ID)進(jìn)行比較，并且檢驗(yàn)這兩個值是否一致。如果邏輯運(yùn)算產(chǎn)生的比 較值幀ID'和存儲在該模塊中的識別號(幀ID) —致，則將模塊3的 可利用的有用數(shù)據(jù)附加到待接收的數(shù)據(jù)包后或嵌入其中，以產(chǎn)生擴(kuò)展 的數(shù)據(jù)包。如圖5B所示，有用數(shù)據(jù)優(yōu)選作為完整的XCP數(shù)據(jù)包被嵌入以太網(wǎng) 數(shù)據(jù)包中。XCP數(shù)據(jù)報由字段LEN、 CTR; PID、 FILL、 DAQ以及有用數(shù) 據(jù)(data)組成。數(shù)據(jù)嵌入單元13還實(shí)時地計算在IP標(biāo)題中的字段 總長度、標(biāo)題CS的值以及在UDP標(biāo)題和在以太網(wǎng)CRC中的長度。在數(shù) 據(jù)嵌入單元13中的識別號(幀ID)和掩碼值(幀掩碼)的配置中，可 以為每個模塊3預(yù)留用于在以太網(wǎng)數(shù)據(jù)包中的測量或有用數(shù)據(jù)的空間。 通過掩碼值和識別號(幀ID)的選擇得到在數(shù)據(jù)包中預(yù)留可利用的帶 寬的各種不同的可能性。數(shù)據(jù)的附加和嵌入連續(xù)地在每個模塊鏈4的每個模塊3中進(jìn)行。 圖6示意性示出了在本發(fā)明的用于實(shí)時數(shù)據(jù)傳輸?shù)姆椒ㄖ袝r隙的 預(yù)留。模塊鏈4的最后的模塊3-N的數(shù)據(jù)包發(fā)生器18-N循環(huán)地或周期 地產(chǎn)生空的UDP/IP以太網(wǎng)數(shù)據(jù)包，其中周期性被調(diào)節(jié)為使得模塊鏈4 的所有模塊3能夠?qū)y量或有用數(shù)據(jù)在足夠規(guī)模上嵌入所接收的以太 網(wǎng)數(shù)據(jù)包中。通過掩碼值和識別號(幀ID)的選擇可以為不同的模塊 3預(yù)留不同的帶寬。例如根據(jù)可利用的有用數(shù)據(jù)的含義或優(yōu)先級來預(yù)留 帶寬。在圖6所示的例子中，由模塊Ml和M2所附加的有用數(shù)據(jù)的規(guī) 模比模塊M3、 M4和M5的有用數(shù)據(jù)的規(guī)模或體積大。因?yàn)槊總€以太網(wǎng) 數(shù)據(jù)包具有唯一的數(shù)據(jù)包號，因此與所配置的掩碼值(幀掩碼)的邏 輯組合在每個所接收的數(shù)據(jù)包中都不同。通過適當(dāng)?shù)剡x擇掩碼值和識 別號(幀ID)可以實(shí)現(xiàn)可變的時隙方案。為測量數(shù)據(jù)獲取提供時鐘的 時基優(yōu)選在測量儀器或模塊3-i中產(chǎn)生。本發(fā)明方法不以模塊3-i彼 此在時間上的同步、即所有模塊3的本地時基精確地相同運(yùn)行為前提。 然而，優(yōu)選將各個本地時基設(shè)計為同步，由此不同模塊3的測量數(shù)據(jù) 可以時間上相互被分配。這種同步保證了，模塊3的本地時基在工作 時間期間不會脫離出彼此。本地時基的最大的絕對差優(yōu)選小于 一微秒。圖7示出了用于說明本發(fā)明的、用于在彼此串聯(lián)鏈接的模塊3之 間傳輸數(shù)據(jù)的方法的工作原理的筒單的流程圖。圖7示出了有用數(shù)據(jù) 通過模塊鏈4的模塊3-i的嵌入或附加。如果模塊3-i在步驟S-0中 獲得數(shù)據(jù)包，則在步驟Sl中首先通過數(shù)據(jù)嵌入單元13檢驗(yàn)，設(shè)置在 數(shù)據(jù)包的管理數(shù)據(jù)中的標(biāo)識符是否被置位，該識別符說明數(shù)據(jù)允許被 嵌入到數(shù)據(jù)包中。如果是這種情況，接著數(shù)據(jù)嵌入單元13在步驟S2 中檢驗(yàn)根據(jù)該數(shù)據(jù)包號形成的邏輯比較值與在模塊中配置的識別號 (幀ID)是否一致。為此，優(yōu)選將數(shù)據(jù)包號與所配置的掩碼值進(jìn)行邏 輯"與"運(yùn)算以形成比較值并且接著與識別號進(jìn)行比較。如果比較值 與識別號一致，數(shù)據(jù)嵌入單元13接著在步驟S3中檢驗(yàn)，在模塊3中 是否存在測量數(shù)據(jù)或者其是否可利用。如果是，則在步驟S4中將測量 或有用數(shù)據(jù)優(yōu)選作為XCP數(shù)據(jù)報嵌入或添加到所接收的以太網(wǎng)數(shù)據(jù)包 中。該過程在步驟S5中結(jié)束。如由圖7可看出的一樣，僅當(dāng)滿足在步驟Sl、 S2和S3中檢驗(yàn)的 三個條件時，才將測量或有用數(shù)據(jù)添加到所接收的數(shù)據(jù)包中。不同條 件的檢驗(yàn)順序是任意的，這樣例如首先檢驗(yàn)測量數(shù)據(jù)是否存在，然后 才接著檢驗(yàn)其它兩個條件。數(shù)據(jù)嵌入單元13將有用數(shù)據(jù)嵌入數(shù)據(jù)包中，該數(shù)據(jù)包從模塊鏈4 的最后的模塊3-N出發(fā)被傳輸給數(shù)據(jù)處理單元2。在相反的方向上，數(shù) 據(jù)輸出耦合單元12將數(shù)據(jù)去耦輸出，所述數(shù)據(jù)由數(shù)據(jù)處理單元2在向 模塊鏈4的最后的模塊3-N的方向上傳輸。借助由數(shù)據(jù)處理單元2向 模塊3傳輸?shù)臄?shù)據(jù)包的管理數(shù)據(jù)或標(biāo)題數(shù)據(jù)，識別確定用于各個模塊3 的數(shù)據(jù)包，并且將包含在其中的有用數(shù)據(jù)通過數(shù)據(jù)輸出耦合單元12去 耦輸出。圖8A、 8B、 8C示出了用于說明本發(fā)明的用于實(shí)時數(shù)據(jù)傳輸?shù)姆椒?的工作原理的各種不同的例子。在圖8A、 8B、 8C中，從上向下標(biāo)出時 間軸。處于軸線左邊的編號說明數(shù)據(jù)包的數(shù)據(jù)包號，它產(chǎn)生最后的模 塊3-N的數(shù)據(jù)包發(fā)生器18 - N。幀頻率或數(shù)據(jù)包頻率在所說明的例子中 為10kHz。在數(shù)據(jù)傳輸超過100M比特的以太網(wǎng)的情況下，這意味著每 個彼此相繼的以太網(wǎng)數(shù)據(jù)包包括最小間距(幀間間隙)在內(nèi)可以包含 10000比特。在圖8A、 8B、 8C的圖表中，從左到右以比特標(biāo)出了以太 網(wǎng)數(shù)據(jù)包的持續(xù)時間或長度。每個以太網(wǎng)數(shù)據(jù)包包含由數(shù)據(jù)包發(fā)生器產(chǎn)生的不含有用數(shù)據(jù)的空數(shù)據(jù)包?？諗?shù)據(jù)包包括大約500比特。這部 分存在于每個以太網(wǎng)數(shù)據(jù)包中。附加地，設(shè)置大約2000比特作為兩個 彼此相繼的測量數(shù)據(jù)幀之間的最小間距或空隙。設(shè)置大約2000比特的 時間間隙，以便將其它的以太網(wǎng)數(shù)據(jù)包添加到數(shù)據(jù)流中，這些其它的 以太網(wǎng)數(shù)據(jù)包由模塊3的微處理器向數(shù)據(jù)處理單元2發(fā)送。測量數(shù)據(jù) 數(shù)據(jù)包和由微處理器產(chǎn)生的其它的以太網(wǎng)數(shù)據(jù)包的多路復(fù)用在模塊3 的介質(zhì)訪問控制器中自動進(jìn)行。在所給出的例子中，每個以太網(wǎng)數(shù)據(jù) 包因此還可以被大約7500比特的有用數(shù)據(jù)填充。在圖8A至8C中所示的例子中，設(shè)置有分別利用八個測量通道的 90個模塊3-i。十個第一模塊3具有10kHz的數(shù)據(jù)獲取速率。計算所附加的XCP 數(shù)據(jù)報的長度64比特[XCP系統(tǒng)開銷]+ 32比特[時間戳]+ (8*16比特)[測量 數(shù)據(jù)]=224比特。二十個另外的模塊3在所給出的例子中具有l(wèi)kHz的獲取速率。XCP 數(shù)據(jù)報長度同樣是每個模塊具有224比特。這60個剩余的模塊3具有 10Hz的獲取速率。XCP數(shù)據(jù)報長度同樣為每模塊224比特。首先，在所說明的例子中，為十個第一模塊3預(yù)留帶寬，這些模 塊3分別具有10kHz的數(shù)據(jù)獲取速率。這些模塊3的測量數(shù)據(jù)頻率相 應(yīng)于數(shù)據(jù)包發(fā)生器18-N產(chǎn)生空數(shù)據(jù)包的頻率。因此，在由數(shù)據(jù)包發(fā) 生器18-N產(chǎn)生的每個以太網(wǎng)數(shù)據(jù)包中都必須預(yù)留用于這些模塊的有 用數(shù)據(jù)的空間。所有十個笫一模塊3的數(shù)據(jù)嵌入單元13因此被配置下 列值掩碼值(幀掩碼)-識別號(幀ID) = 00000000 00000000 (二進(jìn)制)邏輯組合(幀掩碼)與(幀號)=幀ID 因此在這些模塊中對于每個數(shù)據(jù)包號都是滿足的。在圖8A中所示的數(shù) 據(jù)包由空數(shù)據(jù)包的500比特和均勻地分布在所有數(shù)據(jù)包上的有用數(shù)據(jù) 組成。圖8B示出了為分別具有l(wèi)kHz的數(shù)據(jù)獲取速率的另外20個模塊3 預(yù)留用于有用數(shù)據(jù)的空間的情況。為此，在所說明的例子中，在每第八個數(shù)據(jù)包中預(yù)留空間用于容納有用數(shù)據(jù)。對于每個具有數(shù)據(jù)包號1、9、 17等等的數(shù)據(jù)包滿足以下邏輯等式(00000000 00000111 )與(幀號)=(00000000 00000001 )。圖8B中點(diǎn)示的柱狀圖反映了為另外20個模塊3所預(yù)留的帶寬。圖8C示出了在接著為另外60個以10Hz數(shù)據(jù)獲取頻率工作的模塊 3預(yù)留空間之后的情況。在具有號1的數(shù)據(jù)幀中僅僅還存在用于另外三個模塊的空間。這 另外的三個模塊3獲得下面的配置值幀ID= 00000000 00000001幀掩碼=00000001 11111111 然后，對于具有數(shù)據(jù)包號l、 513、 1025等等的數(shù)據(jù)包滿足幀掩碼"與"幀號=幀ID由以10Hz的數(shù)據(jù)獲取頻率工作的其余的57個模塊3在具有數(shù)據(jù) 包號2、 514、 1026等等的數(shù)據(jù)包中預(yù)留空間或帶寬。 為此，這些模塊3被設(shè)置以下面的配置值 幀ID- 00000000 00000010，幀掩碼=00000001 11111111 57個模塊中的23個模塊的有用數(shù)據(jù)適配到第二數(shù)據(jù)包中，即具有 數(shù)據(jù)包號2、 514、 1026的數(shù)據(jù)包。57個模塊3中的隨后的23個模塊 適配到第三數(shù)據(jù)包中并且被插入到具有數(shù)據(jù)包號3、 515、 1027的數(shù)據(jù) 包中。這些模塊3獲得下面的配置值 幀ID = 00000000 00000011， 幀掩碼=00000001 11111111最后，60個模塊中還剩下了 11個模塊(57 - 23 - 23 = 11 )。對于 這些模塊3，在具有數(shù)據(jù)包號4、 516、 1028等等的數(shù)據(jù)包中預(yù)留空間。在圖8A、 8B、 8C中的圖表示出了柱形圖，它們僅僅說明了相應(yīng)的 帶寬的預(yù)留。模塊3的單個XCP數(shù)據(jù)報在數(shù)據(jù)包內(nèi)的位置可以是任意 的，并且取決于相應(yīng)的模塊3在模塊鏈4內(nèi)的位置。給不同的模塊3分配帶寬借助配置的各掩碼值(幀掩碼)并且借 助識別號(幀ID)來進(jìn)行。通過這兩個值的適當(dāng)?shù)倪x擇，調(diào)節(jié)針對數(shù)據(jù)包號的周期性以用于 空間或帶寬預(yù)留。在本發(fā)明方法的有利的實(shí)施形式中，限制用于可配 置的掩碼值(幀掩碼)的值域，使得所述值具有包含16比特內(nèi)的右對齊的"1"數(shù)組的二進(jìn)制值(0000000000000001， 0000000000000011， 0000000000000111等等)。如其在圖10中所示的一樣，這相應(yīng)于掩碼 值l、 3、 7、 15、 31。為了簡化，在那里說明了具有5比特寬的值的方 案。如從圖IO中可以看出的一樣，可以通過選擇掩碼值(幀掩碼)來 確定周期性。例如，對于幀掩碼-1，在每個第二數(shù)據(jù)包中預(yù)留用于有 用數(shù)據(jù)的空間。對于幀掩碼=2，在每個第四數(shù)據(jù)包中預(yù)留用于有用數(shù) 據(jù)的空間。對于幀掩碼=7，在每個笫八數(shù)據(jù)包中預(yù)留用于有用數(shù)據(jù)的 空間，等等。因此通過這些時隙，可以實(shí)現(xiàn)2"個數(shù)據(jù)包間隔，其中n 是以二進(jìn)制表示的掩碼值(幀掩碼)的右對齊的"1"組的位寬。如圖 IO中可看到的一樣，識別號(幀ID)的值將時間示意圖推移一定數(shù)量 的幀或數(shù)據(jù)包，該數(shù)量與識別號的值相同。圖9以5比特的位寬示例性示出了對于所有掩碼值(幀掩碼)的 情況。如果允許掩碼值和識別號(幀ID)的所有值，則得到將時隙分 布到不同模塊3上的不同的可能性。本發(fā)明的用于傳輸數(shù)據(jù)的方法不以將以太網(wǎng)用作物理的傳輸介質(zhì) 為前提。此外，本發(fā)明的方法也不局限于將XCP作為有用數(shù)據(jù)協(xié)議。 原則上，本發(fā)明的數(shù)據(jù)傳輸方法可以被應(yīng)用在每種可實(shí)行全雙工的工 作方式的物理傳輸介質(zhì)上。在有利的實(shí)施形式中，比較值通過將包含在所接收的數(shù)據(jù)包中的 數(shù)據(jù)包號(幀號)與在模塊3中所配置的掩碼值(幀掩碼)進(jìn)行邏輯 組合來形成。在代替的實(shí)施形式中，比較值通過數(shù)據(jù)包號本身來構(gòu)成。在該實(shí) 施形式中，在模塊3中存儲具有號碼的列表。由模塊3將到達(dá)的數(shù)據(jù) 包的數(shù)據(jù)包號與該列表中的所有記錄進(jìn)行比較。當(dāng)數(shù)據(jù)包號與所存儲 的號碼一致時，由模塊3將有用數(shù)據(jù)附加到所接收的數(shù)據(jù)包后或嵌入 其中以產(chǎn)生擴(kuò)展的數(shù)據(jù)包。
權(quán)利要求
1.一種用于在彼此串聯(lián)連接的模塊(3)之間傳輸數(shù)據(jù)的方法，其中模塊(3i)的有用數(shù)據(jù)被嵌入由連接在前面的模塊(3i+1)所接收的數(shù)據(jù)包(幀)中，該數(shù)據(jù)包具有唯一的數(shù)據(jù)包號(幀號)，如果根據(jù)該數(shù)據(jù)包號構(gòu)成的比較值與設(shè)置在該模塊(3i)中的識別號(幀ID)一致的話。
2. 按照權(quán)利要求1的方法，其中所述比較值通過數(shù)據(jù)包號(幀號) 與能配置的掩碼值(幀掩碼)的邏輯組合來構(gòu)成。
3. 按照權(quán)利要求2的方法，其中將所述數(shù)據(jù)包號(幀號)與掩碼 值(幀掩碼)邏輯"與"組合。
4. 按照權(quán)利要求1的方法，其中所述比較值通過數(shù)據(jù)包號(幀號) 來構(gòu)成。
5. 按照權(quán)利要求1的方法，其中在彼此串聯(lián)連接的模塊(3)中分 別存儲至少一個識別號(幀ID)。
6. 按照權(quán)利要求1的方法，其中在彼此串聯(lián)連接的模塊(3)中分 別存儲至少一個掩碼值(幀掩碼)。
7. 按照權(quán)利要求1的方法，其中將所述模塊(3)的有用數(shù)據(jù)作為 數(shù)據(jù)報的有用數(shù)據(jù)嵌入到所接收的數(shù)據(jù)包中。
8. 按照權(quán)利要求7的方法，其中所述數(shù)據(jù)報由XCP數(shù)據(jù)報構(gòu)成。
9. 按照權(quán)利要求1的方法，其中當(dāng)有用數(shù)據(jù)在所述模塊(3)中可 利用時，將該有用數(shù)據(jù)通過該模塊(3)嵌入所接收的數(shù)據(jù)包中用于產(chǎn) 生擴(kuò)展的數(shù)據(jù)包。
10. 按照權(quán)利要求9的方法，其中當(dāng)在所接收的數(shù)據(jù)包中包含的標(biāo) 識符被置位時，將所述有用數(shù)據(jù)通過所述模塊(3)嵌入所接收的數(shù)據(jù) 包中用于產(chǎn)生擴(kuò)展的數(shù)據(jù)包。
11. 按照權(quán)利要求10的方法，其中擴(kuò)展的數(shù)據(jù)包被發(fā)送給連接在 所述模塊(3i )之后的模塊(3i - 1)。
12. 按照權(quán)利要求l的方法，其中所述有用數(shù)據(jù)由測量數(shù)據(jù)構(gòu)成。
13. 按照權(quán)利要求l的方法，其中彼此串聯(lián)連接的模塊(3)構(gòu)成 模塊鏈(4)，該模塊鏈(4)連接在數(shù)據(jù)處理單元(2)上，該數(shù)據(jù)處理 單元(4)處理在數(shù)據(jù)包中傳輸?shù)臄?shù)據(jù)。
14. 按照權(quán)利要求13的方法，其中模塊鏈(4)的離數(shù)據(jù)處理單 元(2)最遠(yuǎn)的模塊(3-N)具有數(shù)據(jù)包發(fā)生器(18-N)，該數(shù)據(jù)包 發(fā)生器周期地產(chǎn)生不包含有用數(shù)據(jù)的空數(shù)據(jù)包。
15. 按照權(quán)利要求14的方法，其中調(diào)節(jié)最后一個模塊(3-N)的 數(shù)據(jù)包發(fā)生器(18-N)用來產(chǎn)生空數(shù)據(jù)包的頻率fFe，使得該頻率等于 或高于模塊鏈(4)的各個模塊(3)中所發(fā)生的最高的測量數(shù)據(jù)率。
16. 按照權(quán)利要求14的方法，其中由所述數(shù)據(jù)包發(fā)生器(18-N) 產(chǎn)生的數(shù)據(jù)包分別具有管理數(shù)據(jù)(標(biāo)題數(shù)據(jù))，該管理數(shù)據(jù)帶有該數(shù) 據(jù)包的唯一的數(shù)據(jù)包號。
17. 按照權(quán)利要求14的方法，其中數(shù)據(jù)包發(fā)生器(18-N)將所 產(chǎn)生的空數(shù)據(jù)包連續(xù)地編號。
18. 按照權(quán)利要求13的方法，其中所述模塊鏈(4)的模塊(3) 彼此被同步。
19. 按照權(quán)利要求1的方法，其中所述數(shù)據(jù)包全雙工地通過傳輸 介質(zhì)(5)傳輸。
20. 按照權(quán)利要求13的方法，其中所述數(shù)據(jù)處理單元(2)將包 括輸出數(shù)據(jù)和調(diào)節(jié)數(shù)據(jù)作為有用數(shù)據(jù)的數(shù)據(jù)包傳輸給模塊鏈(4)的模 塊(3)。
21. 按照權(quán)利要求20的方法，其中模塊鏈(4)的每個模塊(3) 借助由數(shù)據(jù)處理單元(2)向該模塊(3)傳輸?shù)臄?shù)據(jù)包的管理數(shù)據(jù)識 別用于該模塊(3)的各數(shù)據(jù)包，并且將包含在各數(shù)據(jù)包中的有用數(shù)據(jù) 去耦輸出。
22. 按照前述權(quán)利要求1至21之一的方法，其中所傳輸?shù)臄?shù)據(jù)包 由以太網(wǎng)數(shù)據(jù)包構(gòu)成。
23. 按照權(quán)利要求19的方法，其中所述傳輸介質(zhì)(5)由100MB 以太網(wǎng)線纜構(gòu)成。
24. —種用于在彼此串聯(lián)連接的模塊之間傳輸數(shù)據(jù)的實(shí)時數(shù)據(jù)傳 輸系統(tǒng)，其中，每個模塊(3i)將其有用數(shù)據(jù)嵌入由連接在前面的模 塊(3i + l)所接收的數(shù)據(jù)包(幀)中，所述數(shù)據(jù)包具有數(shù)據(jù)包號(幀 號)，如果根據(jù)該數(shù)據(jù)包號構(gòu)成的比較值與設(shè)置在該模塊中的識別號(幀ID) —致的話。
25. —種用于實(shí)時數(shù)據(jù)傳輸?shù)哪K，其中該模塊(3i)將其有用數(shù)據(jù)嵌入由連接在前面的模塊(3i + l)所接收的數(shù)據(jù)包(幀)中，所 述數(shù)據(jù)包具有數(shù)據(jù)包號(幀號)，如果根據(jù)該數(shù)據(jù)包號(幀號)構(gòu)成 的比較值與設(shè)置在該模塊(3i)中的識別號(幀ID) —致的話。
26. 按照權(quán)利要求25的用于實(shí)時數(shù)據(jù)傳輸?shù)哪K，其中該模塊(3i ) 具有用于連接到連接在前面的模塊(3i + l)上的第一收發(fā)機(jī)(3B), 用于連接到連接在后面的模塊(3i-l)上的第二收發(fā)機(jī)(3A)，以及 FPGA單元(3C )。
27. 按照權(quán)利要求26的模塊，其中該模塊(3)的FPGA單元(3C) 具有邏輯單元，該邏輯單元將所接收的數(shù)據(jù)包的數(shù)據(jù)包號(幀號)與 所配置的掩碼值(幀掩碼)進(jìn)行邏輯組合以產(chǎn)生比較值。
28. 按照權(quán)利要求27的用于實(shí)時數(shù)據(jù)傳輸?shù)哪K，其中模塊的 FPGA單元(3C)具有用于存儲所屬的、能配置的掩碼值(幀掩碼)的 第一寄存器和用于存儲所屬的、能配置的識別號(幀ID)的笫二寄存 器。
29. 按照權(quán)利要求28的用于實(shí)時數(shù)據(jù)傳輸?shù)哪K，其中設(shè)置在 FPGA單元(3C)中的邏輯單元將所存儲的掩碼值(幀掩碼)按位地與 所接收的數(shù)據(jù)包的數(shù)據(jù)包號(幀號)進(jìn)行邏輯"與，，組合以產(chǎn)生比較 值。
30. 按照權(quán)利要求29的用于實(shí)時數(shù)據(jù)傳輸?shù)哪K，其中FPGA單 元(3C)具有比較單元，該比較單元將由邏輯單元產(chǎn)生的比較值與所 存儲的識別號(幀ID)進(jìn)行比較。
31. 按照權(quán)利要求26的用于實(shí)時數(shù)據(jù)傳輸?shù)哪K，其中FPGA單 元(3C)具有數(shù)據(jù)輸出耦合單元U2)和數(shù)據(jù)嵌入單元(l3)，它們 經(jīng)過第一介質(zhì)訪問控制器(11)連接到第一收發(fā)機(jī)(3B)上并且經(jīng)過 第二介質(zhì)訪問控制器(10)連接到第二收發(fā)機(jī)UA)上。
全文摘要
本發(fā)明實(shí)現(xiàn)了用于在彼此串聯(lián)鏈接的模塊(3)之間實(shí)時數(shù)據(jù)傳輸?shù)南到y(tǒng)和方法。每個模塊(3)將其有用數(shù)據(jù)嵌入由連接在前面的模塊(3)所接收的數(shù)據(jù)包中，該數(shù)據(jù)包具有唯一的數(shù)據(jù)包號，如果根據(jù)該數(shù)據(jù)包號構(gòu)成的比較值與設(shè)置在該模塊(3)中的識別號(幀ID)一致的話。
文檔編號H04L12/40GK101405997SQ200780010109
公開日2009年4月8日 申請日期2007年2月26日 優(yōu)先權(quán)日2006年3月23日
發(fā)明者K·雷特格, M·弗羅納 申請人:羅伯特·博世有限公司