專利名稱：模數(shù)轉(zhuǎn)換器及方法、檢測(cè)物理量分布的器件及電子裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬-數(shù)字(AD)轉(zhuǎn)換方法、AD轉(zhuǎn)換器、用于通過(guò)多個(gè)單元部件的陣列檢測(cè)物理量分布的半導(dǎo)體器件、以及電子裝置。本發(fā)明尤其涉及適當(dāng)?shù)厥褂糜陔娮友b置中的將模擬輸出電信號(hào)轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)的技術(shù)，例如，用于檢測(cè)物理量分布的如固態(tài)成像器件的半導(dǎo)體器件，其允許讀取表示物理量分布的電信號(hào)，該物理量由對(duì)于外部輸入的如光或輻射的電磁波敏感的多個(gè)單元部件的陣列獲得。
背景技術(shù)：
用于檢測(cè)物理量的半導(dǎo)體器件，包括對(duì)于外部輸入的如光或輻射等電磁波敏感的一行單元部件或者單元部件矩陣，該半導(dǎo)體器件使用于各種領(lǐng)域中。
例如，在視頻裝置領(lǐng)域中，使用了用于檢測(cè)作為物理量的光(電磁波的一個(gè)例子)的電荷耦合器件(CCD)、金屬氧化物半導(dǎo)體(MOS)以及互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)固態(tài)成像器件。這些器件以由單元部件(在固態(tài)成像器件的情形是像素)獲得的電信號(hào)的形式讀取物理量的分布。
在稱作有源像素傳感器(APS)或者增益單元的一類固態(tài)成像器件中，在像素信號(hào)發(fā)生器中供有用于放大的驅(qū)動(dòng)晶體管，該發(fā)生器產(chǎn)生對(duì)應(yīng)于由電荷發(fā)生器產(chǎn)生的信號(hào)電荷的像素信號(hào)。許多CMOS固態(tài)成像器件屬于上述類型。
在這樣的有源像素傳感器中，為了向外讀取像素信號(hào)，對(duì)包括單元像素陣列的像素單元施以地址控制，以使得信號(hào)能夠從任意選擇的個(gè)體單元像素中讀取。就是說(shuō)，有源像素傳感器是受地址控制的固態(tài)成像器件的例子。
例如，在有源像素傳感器中，該有源像素傳感器為包括單元像素矩陣的X-Y-尋址的固態(tài)成像器件的類型，每個(gè)像素都使用MOS結(jié)構(gòu)(MOS晶體管)等等有源部件來(lái)實(shí)現(xiàn)，使得像素自身能夠被放大。就是說(shuō)，將在光電二極管里積累的信號(hào)電荷(光電子)通過(guò)有源部件放大并將放大后的信號(hào)作為圖像信息讀取，該光電二極管起到光電轉(zhuǎn)換器的作用。
例如，在這種類型的X-Y-尋址的固態(tài)成像器件中，像素單元包括大量像素晶體管的二維陣列。與入射線對(duì)應(yīng)的信號(hào)電荷的積累逐行或者逐個(gè)像素啟動(dòng)?；诜e累的信號(hào)電荷的電流或電壓信號(hào)，按照尋址順序地從各個(gè)像素中讀取。就MOS(包括CMOS)固態(tài)成像器件來(lái)說(shuō)，作為地址控制的實(shí)例，按照通常使用的方法，在一行上的像素同時(shí)被訪問(wèn)，以從像素單元逐行地讀取像素信號(hào)。
從像素單元讀取的模擬像素信號(hào)按需通過(guò)模數(shù)轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)。由于將該像素信號(hào)以將信號(hào)分量加到復(fù)位分量的形式輸出，因此必須通過(guò)采用對(duì)應(yīng)于復(fù)位分量的信號(hào)電壓和對(duì)應(yīng)于信號(hào)分量的信號(hào)電壓之間的差值來(lái)提取真實(shí)有效的信號(hào)分量。
這也運(yùn)用到將模擬像素信號(hào)轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)的情況中。最后，必須將差值信號(hào)分量轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)，該差值信號(hào)分量表示在對(duì)應(yīng)于復(fù)位分量的信號(hào)電壓和對(duì)應(yīng)于信號(hào)分量的信號(hào)電壓之間的差值。出于這個(gè)目的，已經(jīng)提出了各種各樣的用于AD轉(zhuǎn)換的方案，例如在W.Yang等人在ISSCC Digest of Technical Papers，pp.304-305，F(xiàn)eb.1999中所寫的“集成800×600CMOS成像系統(tǒng)”(An Integrated 800×600 CMOSImage System))中所描述的(在下文中將其稱作第一非專利文獻(xiàn))。
但是，根據(jù)在上述文獻(xiàn)中所描述的AD轉(zhuǎn)換的方案，對(duì)于復(fù)位分量和信號(hào)分量必須分別地進(jìn)行AD轉(zhuǎn)換，并且必須通過(guò)采用各個(gè)計(jì)數(shù)值之間的差值來(lái)獲取真實(shí)有效的信號(hào)分量的數(shù)字?jǐn)?shù)據(jù)。因此，該方案在處理速度方面是成問(wèn)題的。這將在下文中描述。
根據(jù)現(xiàn)有技術(shù)的固態(tài)成像器件的結(jié)構(gòu)圖13是根據(jù)現(xiàn)有技術(shù)的CMOS固態(tài)成像器件(CMOS圖像傳感器)的示意結(jié)構(gòu)圖，其中AD轉(zhuǎn)換器和像素單元被安裝在相同的半導(dǎo)體襯底上。如圖13所示，固態(tài)成像器件1包括一像素單元(成像單元)10，在該像素單元中按照多行和多列安排了多個(gè)單元像素3；從該像素單元10外部提供的驅(qū)動(dòng)控制器7；計(jì)數(shù)器(CNT)24；包括提供給各列的列AD電路25的列處理器26；包括數(shù)模轉(zhuǎn)換器(DAC)的參考信號(hào)發(fā)生器27，用于提供AD轉(zhuǎn)換的參考電壓給在列處理器26中的列AD電路25；以及一包括減法器電路29的輸出電路28。
驅(qū)動(dòng)控制器7包括水平掃描電路(列掃描電路)12，其控制列地址或列掃描；垂直掃描電路(行掃描電路)14，其控制行地址或行掃描；以及定時(shí)控制器21，其通過(guò)終端5a接收主時(shí)鐘CLK0，并產(chǎn)生不同的內(nèi)部時(shí)鐘，以控制水平掃描電路12、垂直掃描電路14等等。
單元像素3連接到由垂直掃描電路14控制的行控制線15，并且連接到傳送像素信號(hào)到列處理器26的垂直信號(hào)線19。
每個(gè)列AD電路25包括電壓比較器252和數(shù)據(jù)存儲(chǔ)單元(鎖存器)255，并且其具有n比特AD轉(zhuǎn)換器的功能。該電壓比較器252將由參考信號(hào)發(fā)生器27產(chǎn)生的參考信號(hào)RAMP與用于每個(gè)行控制線15(H0，H1，…)的從單元像素3經(jīng)由垂直控制線19(V0，V1，…)得到的模擬信號(hào)進(jìn)行比較。數(shù)據(jù)存儲(chǔ)單元255是保持由計(jì)數(shù)器24對(duì)電壓比較器252完成比較所占用的時(shí)間計(jì)數(shù)的結(jié)果的存儲(chǔ)器。數(shù)據(jù)存儲(chǔ)單元255包括n比特鎖存器1和2，這兩個(gè)鎖存器是彼此獨(dú)立的存儲(chǔ)區(qū)。
電壓比較器252的一個(gè)輸入端RAMP接收由參考信號(hào)發(fā)生器27產(chǎn)生的階梯狀參考信號(hào)RAMP的輸入，其他電壓比較器252的輸入端RAMP與之共用。電壓比較器252的另一個(gè)輸入端連接到各自關(guān)聯(lián)的列的垂直信號(hào)線，使得來(lái)自像素單元10的像素信號(hào)單獨(dú)地輸入。從電壓比較器252輸出的信號(hào)供給數(shù)據(jù)存儲(chǔ)單元255。參考信號(hào)RAMP是由基于對(duì)應(yīng)于主時(shí)鐘CLK0的計(jì)數(shù)時(shí)鐘CK0(例如，這些時(shí)鐘的時(shí)鐘頻率是相同的)進(jìn)行計(jì)數(shù)并將該計(jì)數(shù)值轉(zhuǎn)換成模擬信號(hào)而數(shù)字產(chǎn)生的，主時(shí)鐘由固態(tài)成像器件1的外部提供。
計(jì)數(shù)器24基于計(jì)數(shù)時(shí)鐘CK0執(zhí)行計(jì)數(shù)，該計(jì)數(shù)時(shí)鐘CK0基于主時(shí)鐘CLK0(例如，這些時(shí)鐘的時(shí)鐘頻率是相同的)，并提供計(jì)數(shù)輸出CK1，CK2，…，CKn，與計(jì)數(shù)時(shí)鐘CK0一起共同供給列處理器26的列AD電路25。
就是說(shuō)，通過(guò)從計(jì)數(shù)器24到為各列提供的數(shù)據(jù)存儲(chǔ)單元255的鎖存器提供用于計(jì)數(shù)輸出CK1，CK2，…，CKn的線，用于各列的列AD電路25共享該單個(gè)計(jì)數(shù)器24。
列AD電路25的輸出連接到水平信號(hào)線18。水平信號(hào)線18具有2n比特的信號(hào)線，并通過(guò)與各自的輸出線相關(guān)聯(lián)的2n傳感電路(sensing circuit)(未示出)連接到輸出電路28的減法器電路29。
定時(shí)控制器21通過(guò)控制線12c指令水平掃描電路12去讀取像素?cái)?shù)據(jù)。響應(yīng)于該指令，通過(guò)將水平選擇信號(hào)CH(i)順序移位，水平掃描電路12順序傳送保持在鎖存器1和2中的像素?cái)?shù)據(jù)到輸出電路28的減法器電路29中。就是說(shuō)，水平掃描電路12執(zhí)行在水平(行)方向的讀取掃描。
水平掃描電路12產(chǎn)生水平選擇信號(hào)CH(i)，用以在水平(行)方向進(jìn)行讀取掃描，該掃描基于由固態(tài)成像器件1的外部提供的主時(shí)鐘CLK0，類似于計(jì)數(shù)時(shí)鐘CK0。
圖14是用于解釋根據(jù)如圖13所示的相關(guān)技術(shù)的固態(tài)成像單元1的操作的時(shí)序圖。
例如，對(duì)于第一讀取操作，計(jì)數(shù)器254的計(jì)數(shù)值首先被復(fù)位到初始值“0”。然后，在從在任一行Hx的單元像素3到垂直信號(hào)線19(V0，V1，…)中讀取像素信號(hào)的第一讀取操作變得穩(wěn)定之后，輸入由參考信號(hào)發(fā)生器27產(chǎn)生的參考信號(hào)RAMP，時(shí)變以便基本上形成斜坡(ramp)波形，其通過(guò)電壓比較器252與在任一垂直信號(hào)線19(帶有列編號(hào)Vx)上的像素信號(hào)電壓進(jìn)行比較。
此時(shí)，與輸入?yún)⒖夹盘?hào)RAMP到電壓比較器252的一個(gè)輸入端RAMP同時(shí)，為了通過(guò)計(jì)數(shù)器24測(cè)量電壓比較器252的比較時(shí)間，與由參考信號(hào)發(fā)生器27產(chǎn)生的斜坡波形電壓同步(t10)，計(jì)數(shù)器24開始從初始值“0”下計(jì)數(shù)(down-count)，作為第一計(jì)數(shù)操作。
電壓比較器252比較來(lái)自參考信號(hào)發(fā)生器27的斜坡參考信號(hào)RAMP與通過(guò)垂直信號(hào)線19輸入的像素信號(hào)電壓Vx。當(dāng)這些電壓變得相等時(shí)，電壓比較器252從H電平將其輸出反向?yàn)長(zhǎng)電平(t12)。
基本上在電壓比較器252的輸出反向的同時(shí)，數(shù)據(jù)存儲(chǔ)單元255根據(jù)與計(jì)數(shù)時(shí)鐘CK0同步的數(shù)據(jù)存儲(chǔ)單元255的鎖存器1中的比較周期，鎖存來(lái)自計(jì)數(shù)器24的計(jì)數(shù)輸出CK1，CK2，…，CKn，借此完成AD轉(zhuǎn)換的第一次迭代(t12)。
當(dāng)預(yù)定的下計(jì)數(shù)周期過(guò)去時(shí)(t14)，定時(shí)控制器21停止向電壓比較器252提供控制數(shù)據(jù)，并停止向計(jì)數(shù)器254提供計(jì)數(shù)時(shí)鐘CK0。因此，電壓比較器252停止產(chǎn)生斜坡參考信號(hào)RAMP。
在第一讀取操作中，單元像素3的復(fù)位分量ΔV被讀取，并且該復(fù)位分量ΔV包括偏移噪聲，該偏移噪聲在單元像素3中是變化的。但是，通常復(fù)位分量ΔV的變化小，并且該復(fù)位電平在所有像素中是共用的，使得任一垂直信號(hào)線19(Vx)的輸出基本上是已知的。
因而，當(dāng)在第一讀取操作中復(fù)位分量ΔV被讀取時(shí)，就可以通過(guò)調(diào)整參考信號(hào)RAMP來(lái)縮短比較周期。根據(jù)該相關(guān)技術(shù)，在對(duì)應(yīng)于7比特的計(jì)數(shù)周期(128個(gè)時(shí)鐘周期)來(lái)比較復(fù)位分量ΔV。
在第二讀取操作中，除復(fù)位分量ΔV之外，還讀取對(duì)應(yīng)于在各個(gè)單元像素3上的入射光線的數(shù)量的信號(hào)分量Vsig，并且進(jìn)行與第一操作類似的操作。
更具體地說(shuō)，對(duì)于第二讀取操作，計(jì)數(shù)器254的計(jì)數(shù)值首先被復(fù)位為初始值“0”。然后，當(dāng)從在任一行Hx的單元像素3到垂直信號(hào)線19(V0，V1，…)中讀取像素信號(hào)的第二讀取操作變得穩(wěn)定時(shí)，輸入?yún)⒖夹盘?hào)RAMP，其由參考信號(hào)發(fā)生器27產(chǎn)生以便以階梯狀方式時(shí)變并且基本上具有斜坡波形，并且電壓比較器252比較該參考信號(hào)RAMP與在任一垂直信號(hào)線19(帶有列編號(hào)Vx)上的像素信號(hào)電壓。
此時(shí)，與輸入?yún)⒖夹盘?hào)RAMP到電壓比較器252的一個(gè)輸入端RAMP同時(shí)，為了使用計(jì)數(shù)器測(cè)量電壓比較器252的比較時(shí)間，與由參考信號(hào)發(fā)生器27產(chǎn)生的斜坡波形電壓同步(t20)，計(jì)數(shù)器24開始從初始值“0”下計(jì)數(shù)，作為第二計(jì)數(shù)操作。
電壓比較器252比較來(lái)自參考信號(hào)發(fā)生器27的斜坡參考信號(hào)RAMP與通過(guò)垂直信號(hào)線19輸入的像素信號(hào)電壓Vx。當(dāng)這些電壓變得相等時(shí)，電壓比較器252將其輸出從H電平反向到L電平(t22)。
基本上在電壓比較器252的輸出反向的同時(shí)，數(shù)據(jù)存儲(chǔ)單元255根據(jù)與計(jì)數(shù)時(shí)鐘CK0同步的比較周期而鎖存來(lái)自計(jì)數(shù)器24的計(jì)數(shù)輸出CK1，CK2，…，CKn，借此完成AD轉(zhuǎn)換的第二次迭代(t22)。
此時(shí)，數(shù)據(jù)存儲(chǔ)單元255在其中的不同位置即在鎖存器2中保持在第一計(jì)數(shù)操作中的計(jì)數(shù)值和第二計(jì)數(shù)操作中的計(jì)數(shù)值。在第二讀取操作中，讀取單元像素3的信號(hào)分量Vsig和復(fù)位分量ΔV的組合。
當(dāng)預(yù)定的下計(jì)數(shù)周期過(guò)去時(shí)(t24)，定時(shí)控制器21停止向電壓比較器252提供控制數(shù)據(jù)，并停止向計(jì)數(shù)器254提供計(jì)數(shù)時(shí)鐘CK0。因此，電壓比較器252停止產(chǎn)生斜坡參考信號(hào)RAMP。
在第二計(jì)數(shù)操作完成之后的規(guī)定定時(shí)(t28)，定時(shí)控制器21指令水平掃描電路12去讀取像素?cái)?shù)據(jù)。響應(yīng)于該指令，通過(guò)控制線12c，水平掃描電路12將供給數(shù)據(jù)存儲(chǔ)單元255的水平選擇信號(hào)CH(i)順序移位。
因此，鎖存在數(shù)據(jù)存儲(chǔ)單元中的計(jì)數(shù)值，也就是每個(gè)由n比特?cái)?shù)字?jǐn)?shù)據(jù)表示的在第一次迭代和第二次迭代中的像素?cái)?shù)據(jù)，通過(guò)n條(總共是2n)水平信號(hào)線18被順序輸出到列處理器26的外面，并輸入到輸出電路28的減法器電路29。
對(duì)于每個(gè)像素位置，該n比特減法器電路29從表示單元像素3的復(fù)位分量ΔV和信號(hào)分量Vsig的組合的第二次迭代像素?cái)?shù)據(jù)中，減去表示單元像素3的復(fù)位分量ΔV的第一次迭代像素?cái)?shù)據(jù)，計(jì)算出單元像素3的信號(hào)分量Vsig。
接著，在逐行基礎(chǔ)上順序執(zhí)行類似操作，借此在輸出電路28中獲得表示二維圖像的圖像信號(hào)。
但是，如從以上描述中將理解的，按照AD轉(zhuǎn)換的方案，為了獲取表示真實(shí)有效信號(hào)分量的數(shù)字?jǐn)?shù)據(jù)，對(duì)于復(fù)位分量和信號(hào)分量中的每一個(gè)必須進(jìn)行AD轉(zhuǎn)換，并且必須采用各自計(jì)數(shù)值之間的差值。因此，讀取和AD轉(zhuǎn)換的兩次迭代是必須的。而且，因?yàn)橛米鞅容^與AD轉(zhuǎn)換的參考時(shí)鐘的計(jì)數(shù)時(shí)鐘CK0是由從固態(tài)成像器件1的外部提供的主時(shí)鐘CLK0的速率(頻率)決定的，所以比較和AD轉(zhuǎn)換的最大速度受到主時(shí)鐘CLK0的速率(頻率)的限制。因而，AD轉(zhuǎn)換的總周期變得更長(zhǎng)，也就是處理速度不夠(在下文中將其稱作第一個(gè)問(wèn)題)。
此外，水平掃描電路12產(chǎn)生水平選擇信號(hào)CH(i)，其用于在水平(行)方向中基于主時(shí)鐘CLK0執(zhí)行讀取掃描。因此，通過(guò)提供保持由AD轉(zhuǎn)換從保持計(jì)數(shù)結(jié)果的存儲(chǔ)器單獨(dú)地獲取的數(shù)據(jù)的存儲(chǔ)器，當(dāng)AD轉(zhuǎn)換和讀取操作并行地執(zhí)行時(shí)，也就是通過(guò)流水線操作時(shí)，在水平(行)方向中讀取掃描的最大速度受到主時(shí)鐘CLK0的速率(頻率)的限制(在下文中將其稱作第二個(gè)問(wèn)題)。
進(jìn)而，在如圖13所示的配置中，第一和第二計(jì)數(shù)操作的結(jié)果必須保持在用作存儲(chǔ)器的數(shù)據(jù)存儲(chǔ)單元255中。因而，需要兩個(gè)n比特鎖存器用于n比特信號(hào)(對(duì)于每一比特需要2n個(gè)鎖存器)，而引起電路面積的增大(在下文中將其稱作第三個(gè)問(wèn)題)。
進(jìn)而，需要用于輸入計(jì)數(shù)時(shí)鐘CK0和從計(jì)數(shù)器24到數(shù)據(jù)存儲(chǔ)單元255的n個(gè)計(jì)數(shù)輸出CK1，CK2，…CKn的線。這會(huì)增加噪聲或功率損耗(在下文中將其稱作第四個(gè)問(wèn)題)。
進(jìn)而，為了在數(shù)據(jù)存儲(chǔ)單元255的不同位置保持第一和第二計(jì)數(shù)操作的計(jì)數(shù)值，需要用于傳送第一和第二計(jì)數(shù)操作結(jié)果的2n條信號(hào)線，這導(dǎo)致電流量的增加(在下文中將其稱作第五個(gè)問(wèn)題)。
進(jìn)而，在信號(hào)輸出到該器件的外部以前，為了從第二計(jì)數(shù)操作的計(jì)數(shù)值中減去第一計(jì)數(shù)操作的計(jì)數(shù)值，需要用于將該計(jì)數(shù)值導(dǎo)向輸出電路28的n比特減法器電路29的2n條信號(hào)線。這會(huì)增加用于傳送數(shù)據(jù)的功率損耗或噪聲(在下文中將其稱作第六個(gè)問(wèn)題)。
就是說(shuō)，用于保持第一讀取操作結(jié)果的存儲(chǔ)器和用于保持第二讀取操作結(jié)果的存儲(chǔ)器必須與計(jì)數(shù)器獨(dú)立地分別提供(也就是需要有兩個(gè)存儲(chǔ)器)。進(jìn)而，需要用于從存儲(chǔ)器到計(jì)數(shù)器傳送n比特計(jì)數(shù)值的信號(hào)線。此外，為了傳送第一和第二計(jì)數(shù)操作的n比特計(jì)數(shù)值到減法器，需要2n比特(兩倍)的信號(hào)。這會(huì)增加電路規(guī)模和電路面積，還增加噪聲、損耗電流或者功率損耗。
而且，當(dāng)AD轉(zhuǎn)換和讀取操作并行地執(zhí)行時(shí)，也就是通過(guò)流水線操作時(shí)，需要把用于保持由AD轉(zhuǎn)換獲取的數(shù)據(jù)的存儲(chǔ)器與用于保持計(jì)數(shù)結(jié)果的存儲(chǔ)器分開。類似于第三個(gè)問(wèn)題，為此目的需要兩個(gè)存儲(chǔ)器，從而引起電路面積的增大(在下文中將其稱作第七個(gè)問(wèn)題)。
作為用于克服第三個(gè)問(wèn)題的措施，在已提出的列AD轉(zhuǎn)換器電路中，通過(guò)串聯(lián)提供共用于各列中的計(jì)數(shù)器、為每一列提供的CDS處理單元和用于保持計(jì)數(shù)器的計(jì)數(shù)值的鎖存器，實(shí)現(xiàn)相關(guān)二重采樣(CDS)功能和AD轉(zhuǎn)換功能。例如，這在YONEMOTOKazuya的“CCD/COMS Imeeji sensa no kiso to ouyou”，CQ Publishing Co.，Ltd.，2003年8月10日第一版，pp.201-203(在下文中將其稱作第二非專利文獻(xiàn))中描述。
進(jìn)而，在已提出的用于克服第四個(gè)問(wèn)題的方案中，例如，通過(guò)為在列處理器26中的每一列提供計(jì)數(shù)器來(lái)實(shí)現(xiàn)AD轉(zhuǎn)換功能。例如，這在IMAMURA Toshifumi和YAMAMOTO Yoshiko的“3.Kousoku kinou CMOS imeeji sensa no kenkyuu”(在下文中將其稱作第三非專利文獻(xiàn))中描述，該文獻(xiàn)在2004年3月15日的國(guó)際互連網(wǎng)URL http//www.sanken.gr.jp/project/iwataPJ/report/h12/h12index.html可找到；在IMAMURA Toshifumi、YAMAMOTO Yoshiko和HASEGAWA Naoya的“3.Kousokukinou CMOS imeeji sensa no kenkyuu”(在下文中將其稱作第四非專利文獻(xiàn))中描述，該文獻(xiàn)在2004年3月15日的國(guó)際互連網(wǎng)URLhttp//www.sanken.gr.jp/project/iwataPJ/report/h14/h14index.html可找到；在Oh-Bong Kwon等人的“ANovel Double Slope Analog-to-Digital Converter for a High-Quality640×480CMOS Imaging System(一種新穎的用于高質(zhì)量640×480CMOS成像系統(tǒng)的雙斜率模擬-數(shù)字轉(zhuǎn)換器)”，VL3-03，1999，IEEE，pp.335-338(在下文中將其稱作第五非專利文獻(xiàn))中描述；并在日本未審查專利申請(qǐng)公開No.11-331883(在下文中將其稱作第一專利文獻(xiàn))中描述。
在第二非專利文獻(xiàn)所述的列AD電路里，包括計(jì)數(shù)器和鎖存器的AD轉(zhuǎn)換器，其對(duì)垂直信號(hào)線(列)執(zhí)行并行處理，通過(guò)在抑制像素的固定模式噪聲的同時(shí)采用復(fù)位分量和信號(hào)分量之間的差值而將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)。因此，減法是不需要的，單個(gè)計(jì)數(shù)操作就足夠了。此外，用于保持由AD轉(zhuǎn)換獲取的數(shù)據(jù)的存儲(chǔ)器可以通過(guò)鎖存器來(lái)實(shí)現(xiàn)。這用于避免電路面積的增大。就是說(shuō)克服了第三、第五、第六、和第七個(gè)問(wèn)題。
但是，用于輸入計(jì)數(shù)時(shí)鐘CK0和從計(jì)數(shù)器到鎖存器的n個(gè)計(jì)數(shù)輸出的線是需要的，使得第四個(gè)問(wèn)題沒(méi)有被克服。
根據(jù)在第三和第四非專利文獻(xiàn)中所描述的技術(shù)，來(lái)自檢測(cè)光的多個(gè)像素的電流同時(shí)地輸出到輸出總線上，并就該輸出總線上的電流執(zhí)行加法和減法。接著，將信號(hào)轉(zhuǎn)換成在時(shí)間方向具有幅值的脈沖寬度信號(hào)，并且通過(guò)為各列提供的計(jì)數(shù)器電路計(jì)數(shù)該脈沖寬度信號(hào)的脈沖寬度的時(shí)鐘周期，從而執(zhí)行AD轉(zhuǎn)換。因此不需要用于計(jì)數(shù)輸出的線，就是說(shuō)克服了第四個(gè)問(wèn)題。
然而，沒(méi)有描述復(fù)位分量和信號(hào)分量的處理，以致于第三、第五、第六、第七個(gè)問(wèn)題沒(méi)有必定被克服。在第一和第五非專利文獻(xiàn)中也沒(méi)有描述復(fù)位分量和信號(hào)分量的處理。
另一方面，第一專利文獻(xiàn)描述了復(fù)位分量和信號(hào)分量的處理。例如，為了從復(fù)位分量和信號(hào)分量中提取純圖像的電壓數(shù)據(jù)，通過(guò)相關(guān)二重采樣，對(duì)于每一列從信號(hào)分量的數(shù)字?jǐn)?shù)據(jù)中減去復(fù)位分量的數(shù)字?jǐn)?shù)據(jù)，這樣避免了第六個(gè)問(wèn)題。
但是，根據(jù)在第一專利文獻(xiàn)中描述的技術(shù)，在外部系統(tǒng)接口中進(jìn)行計(jì)數(shù)以產(chǎn)生計(jì)數(shù)信號(hào)，并在每次當(dāng)復(fù)位分量或信號(hào)分量的電壓與用于比較的參考電壓匹配時(shí)，在供給每一列的一對(duì)緩沖器中保存計(jì)數(shù)值。因而，該AD轉(zhuǎn)換方案與在第一非專利文獻(xiàn)中的相同之處在于由各列共同使用單個(gè)計(jì)數(shù)器。因此，不可避免從第三到第五個(gè)問(wèn)題以及第七個(gè)問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明是在考慮了上述情況的基礎(chǔ)上提出的。
根據(jù)本發(fā)明的一個(gè)方面，提供一種用于獲取差值信號(hào)分量的數(shù)字?jǐn)?shù)據(jù)的模擬-數(shù)字轉(zhuǎn)換方法，該差值信號(hào)分量表示包含在模擬信號(hào)中的參考分量與信號(hào)分量之間的差值。將與參考分量或者信號(hào)分量相對(duì)應(yīng)的信號(hào)與用于轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)的參考信號(hào)進(jìn)行比較，并且基于高速計(jì)數(shù)器時(shí)鐘以下計(jì)數(shù)模式或者上計(jì)數(shù)模式，和該比較并發(fā)地執(zhí)行計(jì)數(shù)，在每次完成比較時(shí)保持計(jì)數(shù)值，其中該高速計(jì)數(shù)器時(shí)鐘由其頻率比基脈沖構(gòu)成的主時(shí)鐘的頻率高的脈沖構(gòu)成，該基脈沖對(duì)應(yīng)于用來(lái)捕獲進(jìn)行處理的模擬信號(hào)的驅(qū)動(dòng)脈沖。該計(jì)數(shù)模式根據(jù)是對(duì)參考分量還是對(duì)信號(hào)分量執(zhí)行比較來(lái)切換。
關(guān)于參考分量和信號(hào)分量的計(jì)數(shù)模式的切換，首先，在第一次處理迭代中，在從諸如像素的相同單元部件中輸出的進(jìn)行處理的信號(hào)中的參考分量和信號(hào)分量具有不同物理特性，將對(duì)應(yīng)于這些分量之一的信號(hào)與用于轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)的參考信號(hào)進(jìn)行比較。而且，基于高速計(jì)數(shù)器時(shí)鐘以下計(jì)數(shù)模式與上計(jì)數(shù)模式之一，與該比較并發(fā)地執(zhí)行計(jì)數(shù)，在每次完成比較時(shí)保持計(jì)數(shù)值。
然后，在第二次處理迭代中，將參考分量和信號(hào)分量中的另一個(gè)與參考信號(hào)進(jìn)行比較。進(jìn)而，以下計(jì)數(shù)模式與上計(jì)數(shù)模式中的另一個(gè)模式，與該比較并發(fā)地執(zhí)行計(jì)數(shù)，在每次完成比較時(shí)保持計(jì)數(shù)值。
它對(duì)于在第二次處理迭代中所處理的信號(hào)分量至少表示要處理的信號(hào)的真實(shí)的信號(hào)分量是足夠的。該信號(hào)分量不必一定只涉及真實(shí)信號(hào)分量，并且實(shí)際上也可以包含在將要處理的信號(hào)中所包括的噪聲分量或者復(fù)位分量。
參考分量和信號(hào)分量是相對(duì)的。就是說(shuō)，它對(duì)于在參考分量和信號(hào)分量之間的差信號(hào)分量，是表示在從諸如像素的相同單元部件輸出的進(jìn)行處理的信號(hào)中具有不同物理屬性的兩個(gè)信號(hào)分量之間的差的分量是足夠的。
根據(jù)本發(fā)明的另一方面，提供一種適于執(zhí)行如上所述的AD轉(zhuǎn)換方法的模擬-數(shù)字轉(zhuǎn)換器。該模擬-數(shù)字轉(zhuǎn)換器包括將對(duì)應(yīng)于參考分量的信號(hào)和對(duì)應(yīng)于信號(hào)分量的信號(hào)與用于轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)的參考信號(hào)進(jìn)行比較的比較器；和基于高速計(jì)數(shù)器時(shí)鐘以下計(jì)數(shù)模式或上計(jì)數(shù)模式與在上述比較器中的比較并發(fā)地執(zhí)行計(jì)數(shù)的計(jì)數(shù)器，其中，該高速計(jì)數(shù)器時(shí)鐘由其頻率比基脈沖構(gòu)成的主時(shí)鐘的頻率高的脈沖構(gòu)成，該基脈沖對(duì)應(yīng)于用來(lái)捕獲進(jìn)行處理的模擬信號(hào)的驅(qū)動(dòng)脈沖，該計(jì)數(shù)器在每次比較器中完成比較時(shí)保持計(jì)數(shù)值。
根據(jù)本發(fā)明的另一方面，提供一種半導(dǎo)體器件或電子裝置。該半導(dǎo)體器件或電子裝置包括與上面所述的模擬-數(shù)字轉(zhuǎn)換器相同的部件。
當(dāng)每一個(gè)電荷發(fā)生器包括以電磁波的形式接受光線并產(chǎn)生相應(yīng)于所接受的光線的電荷的光電轉(zhuǎn)換器部件時(shí)，可以像固態(tài)成像器件那樣實(shí)現(xiàn)該半導(dǎo)體器件。


圖1是示出根據(jù)本發(fā)明的第一實(shí)施例的CMOS固態(tài)成像器件的結(jié)構(gòu)的示意圖；圖2是用來(lái)解釋根據(jù)如圖1中所示的第一實(shí)施例的固態(tài)成像器件的列AD電路的操作的時(shí)序圖；圖3是示出根據(jù)本發(fā)明的第二實(shí)施例的CMOS固態(tài)成像器件的結(jié)構(gòu)的示意圖；圖4是用來(lái)解釋根據(jù)如圖3中所示的第二實(shí)施例的固態(tài)成像器件的列AD電路的操作的時(shí)序圖；圖5是示出根據(jù)本發(fā)明的第三實(shí)施例的CMOS固態(tài)成像器件的結(jié)構(gòu)的示意圖；圖6A至6D是用來(lái)解釋在第三實(shí)施例中的數(shù)據(jù)輸出方法的時(shí)序圖；圖7是示出輸出電路的第一例配置的方框電路圖；圖8是示出輸出電路的第二例配置的方框電路圖；圖9是示出如圖8中所示的輸出電路的第二例中選通脈沖數(shù)據(jù)發(fā)生器的示例結(jié)構(gòu)的方框電路圖；圖10是用于解釋如圖8中所示的輸出電路的第二例中數(shù)據(jù)輸出方法的時(shí)序圖；
圖11是示出根據(jù)本發(fā)明的第四實(shí)施例的CMOS固態(tài)成像器件的結(jié)構(gòu)的示意圖；圖12A至12C是示出計(jì)數(shù)器的幾種變形的方框電路圖；圖13是示出根據(jù)相關(guān)現(xiàn)有技術(shù)的CMOS固態(tài)成像器件的示意圖，其中AD轉(zhuǎn)換器和像素單元安裝在相同的半導(dǎo)體襯底上；和圖14是用來(lái)解釋根據(jù)如圖13中所示的相關(guān)現(xiàn)有技術(shù)的固態(tài)成像器件操作的時(shí)序圖。
具體實(shí)施例方式
現(xiàn)在，將參考附圖詳細(xì)描述本發(fā)明的實(shí)施例。將在如下實(shí)例的環(huán)境中給出以下描述，實(shí)例中使用了CMOS成像器件，該成像器件是X-Y-尋址的固態(tài)成像器件的一例。假設(shè)該CMOS成像器件的所有像素都是由NMOS晶體管來(lái)實(shí)現(xiàn)的。
但是這僅是一個(gè)例子，且各實(shí)施例的應(yīng)用不限制于MOS成像器件。以下敘述的所有實(shí)施例能夠應(yīng)用到任何用于檢測(cè)物理量分布的半導(dǎo)體器件上，包括對(duì)從外部輸入的諸如光或輻射等電磁波敏感的一排單元部件或者單元部件矩陣。
固態(tài)成像器件的結(jié)構(gòu)的第一實(shí)施例圖1是示出CMOS固態(tài)成像器件(CMOS圖像傳感器)的結(jié)構(gòu)的示意圖，該CMOS固態(tài)成像器件是根據(jù)本發(fā)明的第一實(shí)施例的一種半導(dǎo)體器件。該CMOS固態(tài)成像器件也是根據(jù)本發(fā)明的實(shí)施例的電子裝置。
固態(tài)成像器件1包括像素單元，其中多個(gè)像素以行和列(即以一個(gè)二維矩陣的形狀)布置，其每個(gè)都包括感光器部件(這是電荷發(fā)生器的一個(gè)例子)，感光器部件輸出對(duì)應(yīng)于入射光量的電壓信號(hào)。在固態(tài)成像器件1中，提供與各自的列關(guān)聯(lián)的相關(guān)二重采樣(CDS)處理單元和模擬-數(shù)字轉(zhuǎn)換器(ADC)。
通過(guò)“提供與各自的列關(guān)聯(lián)的CDS處理單元和ADC”，意味著與各列的垂直信號(hào)線19基本上平行地提供多個(gè)CDS處理單元和ADC。當(dāng)以平面來(lái)看時(shí)，該多個(gè)CDS處理單元和ADC可以都提供在相對(duì)列方向的像素單元10的一端(在輸出側(cè)上，即在如圖1中所示的下側(cè))，或可以分別分開提供在相對(duì)列方向的像素單元10的一端(在輸出側(cè)，即在如圖1中所示的下側(cè))和另一端(在如圖1中所示的上側(cè))。在后一情況中，最好是，分別在兩端提供執(zhí)行相對(duì)水平方向的水平掃描的水平掃描單元，使得該水平掃描單元互相獨(dú)立地操作。
在典型的實(shí)例中，其中提供了與各自的列關(guān)聯(lián)的CDS處理單元和ADC，在成像單元的輸出側(cè)提供的一個(gè)稱作列區(qū)域的區(qū)域中，提供與各自的列關(guān)聯(lián)的CDS處理單元和ADC，并且信號(hào)順序讀取到輸出側(cè)。就是說(shuō)該布置是基于列的布置。不需限制為基于列的布置，可以提供與每組(例如兩個(gè))相鄰的垂直信號(hào)線19(列)關(guān)聯(lián)的CDS處理單元和ADC，或者可以關(guān)聯(lián)于每個(gè)第N(N是正整數(shù)，具有(N-1)條插入線)條垂直信號(hào)線19(列)的每組，提供CDS處理單元和ADC。
根據(jù)上述除基于列的布置外的布置，多個(gè)垂直信號(hào)線19(列)共享一個(gè)CDS處理單元和一個(gè)ADC，使得提供一個(gè)開關(guān)電路，其為多個(gè)列提供像素信號(hào)，該像素信號(hào)從像素單元10供給CDS處理單元和DAC。例如，依賴于下游執(zhí)行的處理，必須提供保持輸出信號(hào)的存儲(chǔ)器。
無(wú)論如何，通過(guò)為多條垂直信號(hào)線19(列)提供CDS處理單元和ADC，使得在基于逐列讀取像素信號(hào)之后執(zhí)行像素信號(hào)的處理，與其中在單獨(dú)的單元像素中執(zhí)行類似信號(hào)處理的布置相比較，每個(gè)單元像素的結(jié)構(gòu)都被簡(jiǎn)化了。這使得圖像傳感器具有增加數(shù)量的像素，實(shí)現(xiàn)了尺寸減小，并以更低成本制造。
進(jìn)而，通過(guò)提供多個(gè)與各自的列關(guān)聯(lián)的信號(hào)處理器，可能并發(fā)地處理一條線的各像素信號(hào)。這使得信號(hào)處理器以更低速度運(yùn)行，該更低速度是與在輸出電路中或者在該器件的外部通過(guò)CDS處理單元和ADC執(zhí)行處理的情況比較而言的。這就在功率損耗、帶寬特性、噪聲等等方面有優(yōu)勢(shì)。換言之，在均衡功率損耗和帶寬特性時(shí)，總體上該傳感器的高速操作是允許的。
在基于列的布置的情況中，低速操作是允許的。這就在功率損耗、帶寬特性、噪聲等等方面有優(yōu)勢(shì)。同樣有利的是不需開關(guān)電路。除非另有說(shuō)明，下面在基于列的布置的語(yǔ)景中，描述各實(shí)施例。
如圖1中所示，根據(jù)第一實(shí)施例的固態(tài)成像器件1包括像素單元(成像單元)10，其中多個(gè)單元像素3以行和列布置；在像素單元10的外部設(shè)置的驅(qū)動(dòng)控制器7；列處理器26；用于提供AD轉(zhuǎn)換的參考電壓給列處理器26的參考信號(hào)發(fā)生器27；以及輸出電路28。
如需要，在其中提供有列處理器26的相同半導(dǎo)體區(qū)域中，可以在列處理器26的上游或者下游提供用于放大信號(hào)的自動(dòng)增益控制(AGC)電路。當(dāng)在列處理器26的上游施加AGC時(shí)，進(jìn)行模擬放大。當(dāng)在列處理器26的下游施加AGC時(shí)，進(jìn)行數(shù)字放大。由于當(dāng)n比特?cái)?shù)字?jǐn)?shù)據(jù)被簡(jiǎn)單放大時(shí)信號(hào)電平可能惡化，因此最好在轉(zhuǎn)換成數(shù)字信號(hào)之前進(jìn)行模擬放大。
驅(qū)動(dòng)控制器7對(duì)順序讀取像素單元10的信號(hào)施加控制。例如，驅(qū)動(dòng)控制器7包括控制列尋址和列掃描的水平掃描電路(列掃描電路)12；控制行尋址和行掃描的垂直掃描電路(行掃描電路)14；以及產(chǎn)生內(nèi)時(shí)鐘的通信和定時(shí)控制器20。
固態(tài)成像器件1也包括時(shí)鐘轉(zhuǎn)換器23，其是高速時(shí)鐘發(fā)生器的一個(gè)實(shí)例，產(chǎn)生具有高于輸入時(shí)鐘的頻率的時(shí)鐘的脈沖。固態(tài)成像器件1的5a端接收主時(shí)鐘CLK0的輸入。該主時(shí)鐘CLK0具有作為各個(gè)驅(qū)動(dòng)脈沖的基準(zhǔn)的脈沖，該驅(qū)動(dòng)脈沖用于捕獲要從像素單元10到列處理器26處理的模擬像素信號(hào)。
通信和定時(shí)控制器20基于經(jīng)由所述端5a輸入的輸入時(shí)鐘(主時(shí)鐘)CLK0以及由時(shí)鐘轉(zhuǎn)換器23產(chǎn)生的高速時(shí)鐘而產(chǎn)生內(nèi)部時(shí)鐘。通過(guò)使用來(lái)源于由時(shí)鐘轉(zhuǎn)換器23產(chǎn)生的高速時(shí)鐘的信號(hào)，可以快速地執(zhí)行AD轉(zhuǎn)換或者像素?cái)?shù)據(jù)到外部的輸出。
雖然為簡(jiǎn)化起見在圖1中省略了某些行和列，但是，實(shí)際上，幾十到幾千個(gè)單元像素3被布置在每一行和每一列。每個(gè)單元像素3一般包括作為感光器部件(電荷發(fā)生器)的光電二極管；和具有放大半導(dǎo)體器件(例如晶體管)的像素內(nèi)放大器。
例如，由漂移擴(kuò)散放大器實(shí)現(xiàn)像素內(nèi)放大器。例如，可以使用一個(gè)放大器，其包括與電荷發(fā)生器相關(guān)的四個(gè)晶體管，即，讀取選擇晶體管，其為電荷讀取器(傳送門/讀取門)的一個(gè)實(shí)例；復(fù)位晶體管，其為復(fù)位門的一個(gè)實(shí)例；垂直選擇晶體管；和源極跟隨器放大晶體管，其為用于檢測(cè)漂移擴(kuò)散的電位變化的檢測(cè)器的一個(gè)實(shí)例。這種布置在CMOS傳感器中是典型的。
或者，如日本專利No.2708455中所述的那樣，可以使用一個(gè)布置，其包括三個(gè)晶體管，即用于放大對(duì)應(yīng)于由連接到漏極線(DRN)的電荷發(fā)生器產(chǎn)生的信號(hào)電荷的信號(hào)電壓的放大晶體管；用于復(fù)位電荷發(fā)生器的復(fù)位晶體管；和讀取選擇晶體管(傳送門)，由垂直移位寄存器通過(guò)傳送線(TRF)對(duì)其掃描。
作為驅(qū)動(dòng)控制器7的其他部件，提供有水平掃描電路12、垂直掃描電路14、以及通信和定時(shí)控制器20。水平掃描電路12用作讀取掃描器，該讀取掃描器從列處理器26讀取計(jì)數(shù)值。利用用于制造半導(dǎo)體集成電路的技術(shù)，在單晶硅等等的半導(dǎo)體區(qū)域，將驅(qū)動(dòng)控制器7的部件和像素單元10一起形成，形成了固態(tài)成像器件，這是一個(gè)半導(dǎo)體系統(tǒng)的實(shí)例。
單元像素3經(jīng)過(guò)用于行選擇的行控制線15連接到垂直掃描電路14，并經(jīng)過(guò)垂直信號(hào)線19連接到列處理器26，其中為各列提供了列AD電路25。行控制線15一般指從垂直掃描電路14延伸進(jìn)像素的線。
水平掃描電路12和垂直掃描電路14分別包括解碼器，使得響應(yīng)于從通信和定時(shí)控制器20提供的控制信號(hào)CN1和CN2，開始移位操作(掃描)。因此行控制線15包括用于傳送驅(qū)動(dòng)單元像素3的各種脈沖信號(hào)(如，復(fù)位脈沖RST、傳送脈沖TRF、以及DRN控制脈沖DRN)的線。
雖然未示出，通信和定時(shí)控制器20包括對(duì)應(yīng)于定時(shí)發(fā)生器(讀取尋址控制器的實(shí)例)的功能塊，該定時(shí)發(fā)生器提供為組件操作所需要的時(shí)鐘和在各特定定時(shí)的脈沖信號(hào)；和對(duì)應(yīng)于通過(guò)5a端接收主時(shí)鐘CLK0的通信接口的功能塊，其通過(guò)5b端接收指示操作模式等的數(shù)據(jù)DATA，并輸出包括固態(tài)成像器件1的信息的數(shù)據(jù)。例如，通信和定時(shí)控制器20輸出水平地址信號(hào)到水平解碼器12a，并輸出垂直地址信號(hào)到垂直解碼器14a，使得各自的解碼器12a和14a選擇相應(yīng)的行和列。
由于單元像素3以二維矩陣形狀布置，因此逐行(以列平行方式)存取和捕獲由像素信號(hào)發(fā)生器5產(chǎn)生并經(jīng)過(guò)垂直信號(hào)線在列方向輸出的模擬像素信號(hào)，即執(zhí)行垂直掃描讀取。然后，在行方向即列的排列方向進(jìn)行存取，以讀取像素信號(hào)(在該實(shí)施例中為數(shù)字化的像素?cái)?shù)據(jù))到輸出端，即執(zhí)行水平掃描讀取。這用于改進(jìn)讀取像素信號(hào)或者像素?cái)?shù)據(jù)的速度。顯而易見，并不局限于掃描讀取，只有所需要的單元像素3的信息會(huì)通過(guò)隨機(jī)存取讀取，即通過(guò)直接指定要被讀取的單元像素3的地址。
而且，在此實(shí)施例中，通信和定時(shí)控制器20提供具有與通過(guò)5a端輸入的主時(shí)鐘CLK0相同頻率的時(shí)鐘CLK1、具有一半頻率的時(shí)鐘、或者具有更進(jìn)一步分頻的低速時(shí)鐘到該器件的各組件，例如水平掃描電路12、垂直掃描電路14、或者列處理器26。在下文中，具有一半頻率的時(shí)鐘，和基本上具有甚至更低頻率的時(shí)鐘，將稱作低速時(shí)鐘CLK2。
垂直掃描電路14選擇像素單元10的一行并為該行供給所需脈沖。例如，垂直掃描電路14包括用于定義要在垂直方向讀取的行(即用于選擇該像素單元10的行)的垂直解碼器14a；和在垂直解碼器14a所定義的讀取行地址上，通過(guò)對(duì)其提供脈沖來(lái)驅(qū)動(dòng)用于單元像素3的行控制線15的垂直驅(qū)動(dòng)電路14。除了用于讀取信號(hào)的行以外，垂直解碼器14a也選擇用于電子快門(electronic shutter)等的行。
水平掃描電路12在按照由時(shí)鐘轉(zhuǎn)換器23供給的高速時(shí)鐘的控制下，與低速時(shí)鐘CLK2同步地順序選擇列處理器26的列AD電路25，將列AD電路25的信號(hào)導(dǎo)向水平信號(hào)線(水平輸出線)18。例如，水平掃描電路12包括用于定義要在水平方向讀取的列(用于在列處理器26中選擇單獨(dú)的列AD電路25)的水平解碼器12a；和用于按照由水平解碼器12a定義的讀取地址將列處理器26的信號(hào)引導(dǎo)到水平信號(hào)線18的水平驅(qū)動(dòng)電路12b。水平信號(hào)線18的數(shù)目對(duì)應(yīng)由列AD電路25處理的信號(hào)的比特?cái)?shù)n(n是正整數(shù))。例如，如果n為10，則相應(yīng)于所述比特?cái)?shù)n，提供10條水平信號(hào)線18。
在此實(shí)施例中，水平掃描電路12與低速時(shí)鐘CLK2同步運(yùn)行。由于根據(jù)基于由時(shí)鐘轉(zhuǎn)換器23提供的高速時(shí)鐘(例如，多倍的時(shí)鐘)所生成的信號(hào)控制水平掃描電路12，使得水平掃描電路12運(yùn)行得比在根據(jù)通過(guò)5a端由外部輸入的主時(shí)鐘CLK0控制的情況中更快。
時(shí)鐘轉(zhuǎn)換器時(shí)鐘轉(zhuǎn)換器23包括乘法器電路23a，其產(chǎn)生具有比輸入時(shí)鐘頻率更快的時(shí)鐘頻率的脈沖。該時(shí)鐘轉(zhuǎn)換器23接收來(lái)自通信和定時(shí)控制器20的低速時(shí)鐘CLK2，并據(jù)此產(chǎn)生具有兩倍高或者更高頻率的時(shí)鐘。在下文中，具有低速時(shí)鐘CLK2的兩倍高或者更高的頻率的時(shí)鐘一般會(huì)被稱作高速時(shí)鐘。在此實(shí)施例中，所產(chǎn)生的高速時(shí)鐘會(huì)被稱作高速時(shí)鐘CLK3。時(shí)鐘轉(zhuǎn)換器23提供從通信和定時(shí)控制器20接收的低速時(shí)鐘CLK2或者它產(chǎn)生的高速時(shí)鐘CLK3到通信和定時(shí)控制器20或者輸出電路28，這作為數(shù)據(jù)輸出單元的一個(gè)實(shí)例。
通信和定時(shí)控制器20基于比主時(shí)鐘CLK0更快的高速時(shí)鐘CLK3，產(chǎn)生參考時(shí)鐘(與在此實(shí)施例中的CK0相同)，用于為AD轉(zhuǎn)換產(chǎn)生參考信號(hào)(參考電壓)RAMP，或者計(jì)數(shù)時(shí)鐘CK0(例如，具有與CLK3相同的頻率)。雖然在此實(shí)例中，高速時(shí)鐘CLK3具有低速時(shí)鐘CLK2的兩倍或者更高的頻率，高速時(shí)鐘CLK3的頻率不需要一定為低速時(shí)鐘CLK2的頻率的整數(shù)倍。但是，為了易于數(shù)據(jù)的連續(xù)，最好是整數(shù)倍。
通過(guò)使用源自于由時(shí)鐘轉(zhuǎn)換器23所產(chǎn)生的高速時(shí)鐘的信號(hào)，可以快速執(zhí)行諸如AD轉(zhuǎn)換的操作。進(jìn)而，要求高速運(yùn)算的運(yùn)動(dòng)提取或者壓縮可以使用高速時(shí)鐘來(lái)執(zhí)行。而且，可以使從列處理器26輸出的并行數(shù)據(jù)串行化，并輸出串行的視頻數(shù)據(jù)D1到該器件外。因此，該布置允許用比由AD轉(zhuǎn)換獲取的數(shù)據(jù)的比特?cái)?shù)小的端子數(shù)高速輸出。
最好，高速時(shí)鐘CLK3的頻率可以通過(guò)經(jīng)由通信和定時(shí)控制器20的外部命令來(lái)改變，該通信和定時(shí)控制器20允許與外部進(jìn)行通信。如果是那樣的話，最好，頻率切換指令P3可以根據(jù)諸如靜止圖像捕獲模式、運(yùn)動(dòng)圖像捕獲模式、或求和讀取模式的操作模式自動(dòng)地切換。例如，當(dāng)通信和定時(shí)控制器20從該器件外部的中央控制器接收操作模式的指令，并根據(jù)該操作模式發(fā)出頻率切換指令P3到時(shí)鐘轉(zhuǎn)換器23時(shí)，由時(shí)鐘轉(zhuǎn)換器23產(chǎn)生的高速時(shí)鐘CLK3的頻率被切換。
或者，與操作模式獨(dú)立地(基本上是直接地)，通過(guò)將由該器件外部的中央控制器發(fā)出的頻率切換指令P3通知時(shí)鐘轉(zhuǎn)換器23，高速時(shí)鐘CLK3的頻率可以根據(jù)該通知自動(dòng)地切換。即使在那樣的情形，根據(jù)本實(shí)施例的結(jié)構(gòu)，由于通信和定時(shí)控制器20具有與外部進(jìn)行通信的功能，所以也經(jīng)由通信和定時(shí)控制器20將頻率切換指令P3通知時(shí)鐘轉(zhuǎn)換器23。但是，并不局限于上述結(jié)構(gòu)，通過(guò)給時(shí)鐘轉(zhuǎn)換器23提供與外部進(jìn)行通信的功能，時(shí)鐘轉(zhuǎn)換器23可以直接與外部通信。
可在通信和定時(shí)控制器20的定時(shí)發(fā)生器(TG)(未示出)中提供時(shí)鐘轉(zhuǎn)換器23。然而，如果是那樣的話，時(shí)鐘轉(zhuǎn)換器23和從那里延伸并攜帶高速時(shí)鐘CLK3的線引起噪聲。因此，最好在鄰近該器件的輸出側(cè)的附近布置各自獨(dú)立地設(shè)計(jì)的時(shí)鐘轉(zhuǎn)換器23、列處理器26和輸出單元28。
更優(yōu)選的是，時(shí)鐘轉(zhuǎn)換器23、列處理器26和輸出單元28被集成為在輸出端提供的單個(gè)塊。例如，將時(shí)鐘轉(zhuǎn)換器23、列處理器26和輸出單元28以一種復(fù)雜的方式形成，使得各個(gè)組件的邊沿?zé)o法界定。通過(guò)以基本上集成的方式提供這些組件，可以在所有組件中以最小距離布置用于傳送緊密相關(guān)的信號(hào)的線。
時(shí)鐘轉(zhuǎn)換器的乘法器電路23a是一個(gè)k1乘法器電路，其中k1表示低速時(shí)鐘CLK2的頻率的乘數(shù)，并且可以使用各種公知電路來(lái)實(shí)現(xiàn)。例如，如在日本未審查專利申請(qǐng)公開No.2003-8435的相關(guān)技術(shù)部分中或如在日本專利公開No.3360667的段落6、7和附圖10中所述的，可以使用鎖相環(huán)(PLL)頻率合成器的電路技術(shù)。通過(guò)使用PLL技術(shù)，有可能導(dǎo)致高速時(shí)鐘CLK3將與低速時(shí)鐘CLK2鎖相。并不局限于PLL技術(shù)，可以使用例如日本專利No.3366223所述的電路技術(shù)。
而且，如在2003年6月20日的國(guó)際互聯(lián)網(wǎng)URL http//www.nakaco.co.jp/technical/freqmultiplier.pdf在線找到的“Shuuhasuu teibaikairo-nosetsumei”中所述的，可以使用用于重復(fù)放大的帶通濾波器的電路技術(shù)。根據(jù)該技術(shù)，基于用作振蕩源的低速時(shí)鐘CLK2，可以覆蓋所有達(dá)到倍增的高速時(shí)鐘CLK3的頻率。進(jìn)而，與頻率由PLL電路倍增的情況相比，噪聲被減小了，使得可以獲得相對(duì)無(wú)噪聲的高頻時(shí)鐘。
在如上所述構(gòu)造的固態(tài)成像器件1中，從單元像素3輸出的像素信號(hào)，經(jīng)過(guò)垂直信號(hào)線19逐列地供給列處理器26的列AD電路25。
列處理器26的每個(gè)列AD電路25順序接收一條線的各像素信號(hào)并處理各信號(hào)。例如，每個(gè)列AD電路25包括基于高速時(shí)鐘CLK3將模擬信號(hào)轉(zhuǎn)換成例如10比特的數(shù)字?jǐn)?shù)據(jù)的模擬-數(shù)字轉(zhuǎn)換器(ADC)。
雖然ADC的結(jié)構(gòu)會(huì)在稍后進(jìn)行詳細(xì)描述，但是，基于時(shí)鐘信號(hào)的計(jì)數(shù)在當(dāng)斜坡參考信號(hào)RAMP被供給電壓比較器時(shí)被啟動(dòng)，并且將經(jīng)由垂直信號(hào)線19輸入的模擬像素信號(hào)與參考信號(hào)RAMP進(jìn)行比較，以執(zhí)行計(jì)數(shù)直到獲得脈沖信號(hào)，從而進(jìn)行AD轉(zhuǎn)換。
此時(shí)，通過(guò)和AD轉(zhuǎn)換一起適當(dāng)?shù)嘏渲迷撾娐?，?duì)于經(jīng)由垂直信號(hào)線19輸入的電壓模式像素信號(hào)，可以計(jì)算緊接在復(fù)位該像素之前的信號(hào)電平(噪聲電平)與根據(jù)所接收的光量的真實(shí)信號(hào)電平Vsig之間的差。因此，可能消除被稱作固定模式噪聲(FPN)的噪聲分量，或復(fù)位噪聲。
由列AD電路25數(shù)字化的像素?cái)?shù)據(jù)經(jīng)由水平選擇開關(guān)(未示出)被傳送到水平信號(hào)線18，該水平選擇開關(guān)根據(jù)從水平掃描電路12提供的水平選擇信號(hào)來(lái)驅(qū)動(dòng)，并且該像素?cái)?shù)據(jù)接著被輸入到輸出電路28。比特?cái)?shù)不限于10，并且可以小于10(例如8)或大于10(例如14)。
根據(jù)如上所述的結(jié)構(gòu)，包括用作電荷發(fā)生器的感光器部件矩陣的像素單元10，逐條線地輸出用于各自列的像素信號(hào)。然后，一幀圖像，即對(duì)應(yīng)于像素單元10中的感光器矩陣的圖像，作為整個(gè)像素單元10的一組像素信號(hào)給出。
列AD電路和參考信號(hào)發(fā)生器的細(xì)節(jié)參考信號(hào)發(fā)生器27包括數(shù)字-模擬轉(zhuǎn)換器(DAC)27。參考信號(hào)發(fā)生器27從如來(lái)自通信和定時(shí)控制器20的控制數(shù)據(jù)CN4所示的初始值，與計(jì)數(shù)時(shí)鐘CK0同步地產(chǎn)生階梯狀斜坡波形，并且將斜坡波形作為AD轉(zhuǎn)換的參考電壓(ADC參考信號(hào))提供給列處理器26的各個(gè)列AD電路25。雖然未示出，但是最好提供用于消除噪聲的濾波器。
使用從時(shí)鐘轉(zhuǎn)換器23提供的例如計(jì)數(shù)時(shí)鐘CK0的高速時(shí)鐘產(chǎn)生鋸齒形的階梯狀波形，該計(jì)數(shù)時(shí)鐘CK0是基于由乘法器電路23a產(chǎn)生的多倍時(shí)鐘。因此，與由基于通過(guò)5a端輸入的主時(shí)鐘CLK0產(chǎn)生的波形的情況比較，鋸齒形的階梯狀波形變化相當(dāng)快。
從通信和定時(shí)控制器20提供給參考信號(hào)發(fā)生器27的DAC27a的控制數(shù)據(jù)CN4，包括這樣的信息該信息使在數(shù)字?jǐn)?shù)據(jù)相對(duì)時(shí)間的變化率為常數(shù)，使得斜坡電壓在每個(gè)比較操作上具有相同的斜率(變化率)。例如，最好計(jì)數(shù)值以由計(jì)數(shù)時(shí)鐘CK0定義的每個(gè)單位時(shí)間變化1。
每個(gè)列AD電路25包括電壓比較器252，其將由參考信號(hào)發(fā)生器27的DAC27a產(chǎn)生的參考信號(hào)RAMP與從單元像素3經(jīng)過(guò)用于每條行控制線15(H0，H1，…)的垂直信號(hào)線19(V0，V1，…)獲取的模擬像素信號(hào)進(jìn)行比較；和計(jì)數(shù)器254，其計(jì)數(shù)用于完成電壓比較器252的比較操作和保持結(jié)果的時(shí)間。因此，列AD電路25具有n比特AD轉(zhuǎn)換的功能。
通信和定時(shí)控制器20用作控制器。該控制器根據(jù)是像素信號(hào)的復(fù)位分量ΔV還是信號(hào)分量Vsig切換計(jì)數(shù)器254的計(jì)數(shù)模式，電壓比較器252對(duì)于是像素信號(hào)的復(fù)位分量ΔV還是信號(hào)分量Vsig執(zhí)行比較操作。從通信和定時(shí)控制器20輸入到每個(gè)列AD電路25的計(jì)數(shù)器254，該控制信號(hào)CN5用于指示計(jì)數(shù)器器254是以下計(jì)數(shù)模式還是上計(jì)數(shù)模式操作。
電壓比較器252的一個(gè)輸入端RAMP接收由參考信號(hào)發(fā)生器27所產(chǎn)生的階梯狀參考信號(hào)RAMP的輸入，該電壓比較器252的一個(gè)輸入端RAMP與其他電壓比較器252的輸入端RAMP共用。電壓比較器252的其他輸入端分別連接到相關(guān)列的垂直信號(hào)線19，使得像素信號(hào)可以從像素單元10單獨(dú)輸入。將從電壓比較器252輸出的信號(hào)提供給計(jì)數(shù)器254。
將計(jì)數(shù)時(shí)鐘CK0從通信和定時(shí)控制器20輸入到計(jì)數(shù)器254的時(shí)鐘端CK，該計(jì)數(shù)器254的時(shí)鐘端CK與其他計(jì)數(shù)器254的時(shí)鐘端CK共用。
計(jì)數(shù)器254基于計(jì)數(shù)時(shí)鐘CK0和電壓比較器252的輸出執(zhí)行計(jì)數(shù)。
雖然計(jì)數(shù)器254的結(jié)構(gòu)未示出，但是如圖13中所示，計(jì)數(shù)器254可以通過(guò)將由鎖存器形成的數(shù)據(jù)存儲(chǔ)單元255的布線變化為用于同步計(jì)數(shù)器的布線來(lái)實(shí)現(xiàn)，并且計(jì)數(shù)器254基于單個(gè)計(jì)數(shù)時(shí)鐘CK0的輸入在內(nèi)部執(zhí)行計(jì)數(shù)。類似于階梯狀電壓波形的計(jì)數(shù)時(shí)鐘CK0，基于來(lái)自時(shí)鐘轉(zhuǎn)換器23提供的高速時(shí)鐘(例如，多倍時(shí)鐘)產(chǎn)生，使得與基于經(jīng)過(guò)5a端輸入的主時(shí)鐘CLK0而產(chǎn)生計(jì)數(shù)時(shí)鐘的情況相比，計(jì)數(shù)執(zhí)行更快。
n比特計(jì)數(shù)器254可以通過(guò)n個(gè)鎖存器的組合來(lái)實(shí)現(xiàn)，使得與由兩行n個(gè)鎖存器形成的數(shù)據(jù)存儲(chǔ)單元255相比，電路系統(tǒng)的規(guī)模被減小到一半。而且，不需要計(jì)數(shù)器24，使得整體尺寸與如圖13中所示的布置相比變得相當(dāng)緊湊。
如隨后將要詳細(xì)描述的，在第一實(shí)施例中的計(jì)數(shù)器254使用了共用的上/下計(jì)數(shù)器(U/D CNT)，而不考慮計(jì)數(shù)模式，且能夠在下計(jì)數(shù)操作和上計(jì)數(shù)操作之間切換(即交替)。而且，在第一實(shí)施例中的計(jì)數(shù)器254使用同步計(jì)數(shù)器，該同步計(jì)數(shù)器與計(jì)數(shù)時(shí)鐘CK0同步地輸出計(jì)數(shù)值。
在同步計(jì)數(shù)器的情況中，所有觸發(fā)器(計(jì)數(shù)器部件)的操作受到計(jì)數(shù)時(shí)鐘CK0的約束。因而，當(dāng)需要以更高頻率操作時(shí)，最好使用異步計(jì)數(shù)器，所述異步計(jì)數(shù)器適合于高速操作，因?yàn)槠洳僮飨拗祁l率僅由第一觸發(fā)器(計(jì)數(shù)器部件)的限制頻率決定。
計(jì)數(shù)器254從水平掃描電路12經(jīng)由控制線12c接收控制脈沖。計(jì)數(shù)器254具有保持計(jì)數(shù)結(jié)果的鎖存器功能，并且其保持計(jì)數(shù)輸出值直到經(jīng)由控制線12c接收到由控制脈沖的指令為止。
如較早描述的，提供如上所述構(gòu)造的列AD電路25用于各自的垂直信號(hào)線19(V0，V1，…)，形成列AD處理器26，其為列并行ADC塊。
單個(gè)列AD電路25的輸出連接到水平信號(hào)線18。如較早描述的，水平信號(hào)線18包括對(duì)應(yīng)于列AD電路25的比特寬度的n比特信號(hào)線。水平信號(hào)線18經(jīng)由與各自的輸出線關(guān)聯(lián)的n個(gè)傳感電路(未示出)連接到輸出電路28。
在上述的結(jié)構(gòu)中，列AD電路25在像素信號(hào)讀取周期執(zhí)行計(jì)數(shù)，在規(guī)定的定時(shí)輸出計(jì)數(shù)結(jié)果。即，首先，電壓比較器252比較由參考信號(hào)發(fā)生器27提供的斜坡波形電壓與經(jīng)過(guò)垂直信號(hào)線19輸入的像素信號(hào)電壓。當(dāng)這些電壓相等的時(shí)候，電壓比較器252的輸出被反向(在此實(shí)施例中從H電平變到L電平)。
計(jì)數(shù)器254以下計(jì)數(shù)模式或上計(jì)數(shù)模式，開始與由參考信號(hào)發(fā)生器27所產(chǎn)生的斜坡波形電壓同步的計(jì)數(shù)。當(dāng)計(jì)數(shù)器254被通知電壓比較器252的輸出反向時(shí)，計(jì)數(shù)器254停止計(jì)數(shù)，并且鎖存當(dāng)前的計(jì)數(shù)值作為像素?cái)?shù)據(jù)，從而完成AD轉(zhuǎn)換。
然后，通過(guò)在規(guī)定的定時(shí)根據(jù)從水平掃描電路12經(jīng)過(guò)控制線12c輸入的水平選擇信號(hào)CH(i)的移位操作，計(jì)數(shù)器254將所存儲(chǔ)的像素?cái)?shù)據(jù)順序輸出列處理器26的外部，或經(jīng)過(guò)輸出端5c輸出到像素單元10的芯片外部。
固態(tài)成像器件1可以包括其他各種信號(hào)處理電路，盡管這樣的電路因?yàn)樗鼈儾恢苯拥嘏c本實(shí)施例的描述相關(guān)而未示出。
固態(tài)成像器件的操作的第一實(shí)施例圖2是用來(lái)解釋根據(jù)如圖1所示的第一實(shí)施例的固態(tài)成像器件1的列AD電路25的操作的圖。作為用于將由像素單元10的單元像素3感應(yīng)出的模擬像素信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的機(jī)制，例如，以特定斜率下降的斜坡波形參考信號(hào)RAMP的點(diǎn)與來(lái)自單元像素3的像素信號(hào)中的參考分量或信號(hào)分量的電壓匹配。接著，基于在當(dāng)產(chǎn)生用于比較的參考信號(hào)RAMP時(shí)的時(shí)間和當(dāng)對(duì)應(yīng)于像素信號(hào)中的參考分量或信號(hào)分量的信號(hào)與參考信號(hào)匹配時(shí)的時(shí)間之間的計(jì)數(shù)時(shí)鐘執(zhí)行計(jì)數(shù)，從而獲得對(duì)應(yīng)于參考分量或者信號(hào)分量的幅度的計(jì)數(shù)值。
在從垂直信號(hào)線19輸出的像素信號(hào)中，信號(hào)分量Vsig出現(xiàn)在用作參考分量的復(fù)位分量ΔV之后，該信號(hào)分量包括像素信號(hào)的噪聲。當(dāng)對(duì)參考分量(復(fù)位分量ΔV)執(zhí)行第一次迭代時(shí)，對(duì)除參考分量(復(fù)位分量ΔV)之外還包括信號(hào)分量Vsig的信號(hào)執(zhí)行第二次迭代?，F(xiàn)在，更具體地描述該操作。
對(duì)于讀取的第一次迭代，通信和定時(shí)控制器20復(fù)位計(jì)數(shù)器254的計(jì)數(shù)值為初始值“0”，并使得計(jì)數(shù)器254進(jìn)入下計(jì)數(shù)模式。當(dāng)從任一行Hx的單元像素3到垂直信號(hào)線19(V0，V1，…)讀取的第一次迭代變穩(wěn)定時(shí)，通信和定時(shí)控制器20提供用于產(chǎn)生參考信號(hào)RAMP的控制數(shù)據(jù)CN4給參考信號(hào)發(fā)生器27。
響應(yīng)于控制數(shù)據(jù)CN4，參考信號(hào)發(fā)生器27以斜坡狀方式時(shí)變的斜坡波形作為比較電壓輸入給電壓比較器252的一個(gè)輸入端RAMP。電壓比較器252將RAMP波形比較電壓與從像素單元10提供的垂直信號(hào)線19(Vx)的像素信號(hào)電壓進(jìn)行比較。該斜坡波形基于從時(shí)鐘轉(zhuǎn)換器23提供的高速時(shí)鐘(例如多倍時(shí)鐘)產(chǎn)生，使得它比從外部輸入的主時(shí)鐘CLK0更快。在此實(shí)施例中，斜坡波形有主時(shí)鐘CLK0的兩倍快，如圖2中所示。
與輸入?yún)⒖夹盘?hào)RAMP到電壓比較器252的輸入端RAMP同時(shí)，為了通過(guò)提供給每行的計(jì)數(shù)器254測(cè)量由電壓比較器252進(jìn)行比較的時(shí)間，與由參考信號(hào)發(fā)生器27所產(chǎn)生的斜坡波形電壓同步(t10)，計(jì)數(shù)時(shí)鐘CK0由通信和定時(shí)控制器20輸入到計(jì)數(shù)器254的時(shí)鐘端，并且從初始值“0”開始下計(jì)數(shù)，作為第一計(jì)數(shù)操作。即，朝負(fù)方向開始計(jì)數(shù)。
與斜坡波形相似，計(jì)數(shù)時(shí)鐘CK0還基于從時(shí)鐘轉(zhuǎn)換器23提供的高速時(shí)鐘(例如多倍時(shí)鐘)產(chǎn)生，使得它比從外部輸入的主時(shí)鐘CLK0更快。在此實(shí)施例中，計(jì)數(shù)時(shí)鐘CK0有主時(shí)鐘CLK0的兩倍快。
電壓比較器252比較從參考信號(hào)發(fā)生器27提供的斜坡參考信號(hào)RAMP與經(jīng)過(guò)垂直信號(hào)線19輸入的像素信號(hào)電壓Vx，并在這些電壓變得相等時(shí)將其輸出從H電平反向?yàn)長(zhǎng)電平(t12)。即，電壓比較器252比較對(duì)應(yīng)于復(fù)位分量Vrst的電壓信號(hào)和參考信號(hào)RAMP，并在對(duì)應(yīng)于復(fù)位分量Vrst的幅度的時(shí)間過(guò)去后，產(chǎn)生低有效(L)脈沖信號(hào)，輸出該脈沖信號(hào)給計(jì)數(shù)器254。
響應(yīng)于該脈沖信號(hào)，計(jì)數(shù)器254基本上與電壓比較器252的輸出反向的同時(shí)停止計(jì)數(shù)，并且鎖存作為像素?cái)?shù)據(jù)的當(dāng)前計(jì)數(shù)值，從而完成AD轉(zhuǎn)換(t12)。即，計(jì)數(shù)器254在產(chǎn)生提供給電壓比較器252的斜坡參考信號(hào)RAMP時(shí)開始下計(jì)數(shù)，并且基于時(shí)鐘CK0連續(xù)計(jì)數(shù)，直到通過(guò)比較獲得低有效(L)脈沖信號(hào)為止，由此獲得對(duì)應(yīng)于復(fù)位分量Vrst的幅度的計(jì)數(shù)值。
當(dāng)預(yù)定的下計(jì)數(shù)周期過(guò)去時(shí)(t14)，通信和定時(shí)控制器20停止給電壓比較器252提供控制數(shù)據(jù)并且停止給計(jì)數(shù)器254提供計(jì)數(shù)時(shí)鐘CK0。因此，電壓比較器252停止產(chǎn)生斜坡參考信號(hào)RAMP。
在讀取的第一次迭代中，由電壓比較器通過(guò)在像素信號(hào)電壓Vx中檢測(cè)復(fù)位電平Vrst來(lái)執(zhí)行計(jì)數(shù)，即，讀取單元像素3的復(fù)位分量ΔV。
在復(fù)位分量ΔV中，包括作為偏置的在單元像素3中變化的噪聲。然而，一般來(lái)說(shuō)，復(fù)位分量ΔV的變化小，并且復(fù)位電平Vrst基本上對(duì)于所有像素都相同，使得在任一垂直信號(hào)線19上的復(fù)位分量ΔV的輸出值基本上是已知的。
因此，在讀取復(fù)位分量ΔV的第一操作中，通過(guò)調(diào)整斜坡電壓可以縮短下計(jì)數(shù)周期(比較周期t10到t14)。在此實(shí)施例中，用于復(fù)立分量ΔV的比較最大周期是對(duì)應(yīng)于7比特(128個(gè)時(shí)鐘周期)的計(jì)數(shù)周期。在此實(shí)施例中，以從外部輸入的主時(shí)鐘CLK0兩倍快地執(zhí)行計(jì)數(shù)。因而，以主時(shí)鐘CLK0的64個(gè)時(shí)鐘周期執(zhí)行用于復(fù)位分量ΔV的比較。
在第二讀取操作中，除了復(fù)位分量ΔV，還讀取對(duì)應(yīng)于用于每個(gè)單元像素3的入射光量的信號(hào)分量Vsig，并且執(zhí)行與第一讀取操作相同的操作。即，通信和定時(shí)控制器20首先使計(jì)數(shù)器254進(jìn)入上計(jì)數(shù)模式。接著，當(dāng)從任一行Hx的單元像素3到垂直信號(hào)線19(V0，V1，…)的讀取第二操作變得穩(wěn)定時(shí)，通信和定時(shí)控制器20提供用于產(chǎn)生參考信號(hào)RAMP的控制數(shù)據(jù)CN4給參考信號(hào)發(fā)生器27。
響應(yīng)于控制數(shù)據(jù)CN4，參考信號(hào)發(fā)生器27輸入以斜坡狀方式時(shí)變的作為比較電壓的斜坡波形給電壓比較器252的一個(gè)輸入端RAMP。電壓比較器252將斜坡波形比較電壓與從像素單元10提供的任一垂直信號(hào)線19(Vx)的像素信號(hào)電壓進(jìn)行比較。
與第一讀取操作相似，基于從時(shí)鐘轉(zhuǎn)換器23提供的高速時(shí)鐘(例如多倍時(shí)鐘)產(chǎn)生該斜坡波形，使得它比從外部輸入的主時(shí)鐘CLK0更快。在此實(shí)施例中，斜坡波形有主時(shí)鐘CLK0的兩倍快，如圖2中所示。
與將參考信號(hào)RAMP輸入到電壓比較器252的輸入端RAMP同時(shí)，為了通過(guò)提供給每行的計(jì)數(shù)器254測(cè)量由電壓比較器252進(jìn)行比較的時(shí)間，與由參考信號(hào)發(fā)生器27所產(chǎn)生的斜坡波形電壓同步(t20)，通信和定時(shí)控制器20輸入計(jì)數(shù)時(shí)鐘CK0到計(jì)數(shù)器254的時(shí)鐘端。然后，作為與第一計(jì)數(shù)操作相反的第二計(jì)數(shù)操作，從對(duì)應(yīng)于在第一讀取操作所獲的單元像素3的復(fù)位分量ΔV的計(jì)數(shù)值開始上計(jì)數(shù)。即，朝正方向開始計(jì)數(shù)。
與在第一讀取操作用于下計(jì)數(shù)的計(jì)數(shù)時(shí)鐘CK0或斜坡波形相似，用于上計(jì)數(shù)的計(jì)數(shù)時(shí)鐘CK0也由從時(shí)鐘轉(zhuǎn)換器23提供的高速時(shí)鐘(例如，以整數(shù)倍)產(chǎn)生，使得它比從外部輸入的主時(shí)鐘CLK0更快。在此實(shí)施例中，如圖2中所示，計(jì)數(shù)時(shí)鐘CK0有主時(shí)鐘CLK0的兩倍快。
電壓比較器252比較經(jīng)過(guò)垂直信號(hào)線19輸入的像素信號(hào)電壓Vx與從參考信號(hào)發(fā)生器27提供的斜坡參考信號(hào)RAMP。當(dāng)這些電壓變得相等時(shí)，電壓比較器252從H電平反向其輸出到L電平(t22)。即，電壓比較器252比較對(duì)應(yīng)于信號(hào)分量Vsig的電壓信號(hào)和參考信號(hào)RAMP，在對(duì)應(yīng)于復(fù)位分量Vsig的幅度的時(shí)間過(guò)去后，產(chǎn)生一低有效(L)脈沖信號(hào)，并提供該脈沖信號(hào)給計(jì)數(shù)器254。
基本上與電壓比較器252的輸出反向的同時(shí)，計(jì)數(shù)器254停止計(jì)數(shù)并且鎖存作為像素?cái)?shù)據(jù)的當(dāng)前計(jì)數(shù)值，由此完成AD轉(zhuǎn)換(t22)。即，計(jì)數(shù)器254在開始產(chǎn)生提供給電壓比較器252的斜坡參考信號(hào)RAMP時(shí)開始下計(jì)數(shù)，并且基于時(shí)鐘CK0繼續(xù)進(jìn)行計(jì)數(shù)，直到由比較獲得低有效(L)脈沖信號(hào)為止，從而獲得對(duì)應(yīng)于信號(hào)分量Vsig的幅度的計(jì)數(shù)值。
當(dāng)預(yù)定的下計(jì)數(shù)周期過(guò)去時(shí)(t24)，通信和定時(shí)控制器20停止給電壓比較器252提供控制數(shù)據(jù)，并且停止給計(jì)數(shù)器254提供計(jì)數(shù)時(shí)鐘CK0。因此，電壓比較器252停止產(chǎn)生斜坡參考信號(hào)RAMP。
在第二讀取操作中，當(dāng)由電壓比較器252檢測(cè)像素電壓Vx的信號(hào)分量Vsig時(shí)執(zhí)行計(jì)數(shù)，使得單元像素3的信號(hào)分量Vsig被讀取。
在此實(shí)施例中，計(jì)數(shù)器254在第一讀取操作中執(zhí)行下計(jì)數(shù)，而在第二讀取操作中執(zhí)行上計(jì)數(shù)。因而，計(jì)數(shù)器254根據(jù)下面的表達(dá)式(1)自動(dòng)地執(zhí)行減法，保持根據(jù)減法的結(jié)果的計(jì)數(shù)值。
(在第二比較周期中的計(jì)數(shù)值)-(在第一比較周期中的計(jì)數(shù)值)(1)表達(dá)式(1)可以重新整理為表達(dá)式(2)，這樣由計(jì)數(shù)器254所保持的計(jì)數(shù)值對(duì)應(yīng)信號(hào)分量Vsig。
(第二比較周期)-(第一比較周期)＝(信號(hào)分量Vsig+復(fù)位分量ΔV+列AD電路25的偏置分量)-(復(fù)位分量ΔV+列AD電路25的偏置分量)＝(信號(hào)分量Vsig) (2)就是說(shuō)，如上所述，由通過(guò)兩次讀取和計(jì)數(shù)操作的在計(jì)數(shù)器254中的減法，即，在第一讀取操作中的下計(jì)數(shù)和在第二讀取操作中的上計(jì)數(shù)，可以消除包括每個(gè)單元像素3的變化和每列AD電路25的偏置分量的復(fù)位分量ΔV。因此，只有對(duì)應(yīng)于用于每個(gè)單元像素3的入射光量的信號(hào)分量Vsig可以由簡(jiǎn)單的配置來(lái)提取。此時(shí)，優(yōu)點(diǎn)在于，復(fù)位噪聲也可以消除。
因此，在此實(shí)施例中的列AD電路25用作相關(guān)的二重采樣(CDS)處理單元以及轉(zhuǎn)換模擬像素信號(hào)成數(shù)字像素?cái)?shù)據(jù)的AD轉(zhuǎn)換器。
進(jìn)而，由于根據(jù)表達(dá)式(2)由計(jì)數(shù)值所表示的像素?cái)?shù)據(jù)表示正的信號(hào)電壓，不需要補(bǔ)充的操作，所以和現(xiàn)有系統(tǒng)的兼容性高。
在第二讀取操作中，讀取對(duì)應(yīng)于入射光量的信號(hào)分量Vsig。因而，為了允許在大范圍內(nèi)確定入射光量，必須提供長(zhǎng)上計(jì)數(shù)周期(t20到t24，比較)的周期，顯著地改變了供給電壓比較器252的斜坡電壓。
因此，在此實(shí)施例中，用于信號(hào)分量Vsig的最大比較周期被選定為對(duì)應(yīng)于10比特的計(jì)數(shù)周期(1024個(gè)時(shí)鐘周期)。即，用于復(fù)位分量ΔV(參考分量)的最大比較周期被選定為比用于信號(hào)分量Vsig的最大比較周期更短。
取代選擇用于復(fù)位分量ΔV(參考分量)和信號(hào)分量Vsig相同的最大比較周期，即AD轉(zhuǎn)換的最大周期，用于復(fù)位分量ΔV(參考分量)的最大比較周期被選定為比用于信號(hào)分量Vsig的最大比較周期更短，使得在兩次迭代中的整個(gè)AD轉(zhuǎn)換周期變得更短了。
與第一次迭代相似，由于比從外部輸入的主時(shí)鐘CLK0更快地執(zhí)行計(jì)數(shù)，以主時(shí)鐘CLK0的512個(gè)時(shí)鐘周期執(zhí)行用于信號(hào)分量Vsig的比較。
在這種情況下，比較的比特?cái)?shù)量在第一次迭代和第二次迭代之間不相同。然而，通過(guò)從通信和定時(shí)控制器20提供控制數(shù)據(jù)給參考信號(hào)發(fā)生器27并使參考信號(hào)發(fā)生器27基于控制數(shù)據(jù)產(chǎn)生斜坡電壓，該斜坡電壓的斜率，即在參考信號(hào)RAMP中的變化率，在第一次迭代和第二次迭代之間維持相同。由于斜坡電壓由數(shù)字控制產(chǎn)生，因此在第一次迭代和第二次迭代之間容易維持相同的斜坡電壓的斜率。因而，就可以均衡AD轉(zhuǎn)換的精度，使得通過(guò)上/下計(jì)數(shù)器獲得了根據(jù)表達(dá)式(1)的減法的正確結(jié)果。
在第二計(jì)數(shù)操作完成之后的規(guī)定的定時(shí)(t28)，通信和定時(shí)控制器20指令水平掃描電路12讀取像素?cái)?shù)據(jù)。響應(yīng)于該指令，水平掃描電路12順序移位經(jīng)過(guò)控制線12c供給計(jì)數(shù)器254的水平選擇信號(hào)CH(i)。
因此，由計(jì)數(shù)器254保持的根據(jù)表達(dá)式(2)的計(jì)數(shù)值，即，以n比特?cái)?shù)字?jǐn)?shù)據(jù)表示的像素?cái)?shù)據(jù)，順序從輸出端5c輸出到列處理器26的外部，或經(jīng)過(guò)n條水平信號(hào)線18輸出到包括像素單元10的芯片的外部。接著，對(duì)每一行重復(fù)類似操作，由此獲得表示二維圖形的視頻數(shù)據(jù)D1。
因?yàn)樗綊呙桦娐?2也是根據(jù)由從時(shí)鐘轉(zhuǎn)換器23提供的高速時(shí)鐘(例如，以整數(shù)倍倍增)所產(chǎn)生的信號(hào)控制的，所以該操作比水平掃描電路12由根據(jù)從外部輸入的主時(shí)鐘CLK0控制的情形更快。在此實(shí)施例中，控制水平掃描電路12使得以主時(shí)鐘CLK0的兩倍快的速度運(yùn)行，結(jié)果，優(yōu)點(diǎn)在于，可以以兩倍速度生成圖像。
而且，在此實(shí)施例中，控制產(chǎn)生斜坡波形的參考信號(hào)發(fā)生器27、執(zhí)行上計(jì)數(shù)或下計(jì)數(shù)的列AD電路25、和水平掃描電路12，以至于根據(jù)從時(shí)鐘轉(zhuǎn)換器23提供的高速時(shí)鐘(例如，以整數(shù)倍倍增)所產(chǎn)生的信號(hào)，以主時(shí)鐘CLK0的兩倍快運(yùn)行。然而，增加相對(duì)于主時(shí)鐘CLK0的速度的比率(例如一整數(shù))可以經(jīng)過(guò)5b端通過(guò)數(shù)據(jù)DATA按期望設(shè)定。通過(guò)增加增加速度的比率(例如一整數(shù))，可以以更高的速度操作。
作為用以控制AD轉(zhuǎn)換的參考信號(hào)RAMP的控制數(shù)據(jù)CN4的參考的、并作為用于計(jì)數(shù)機(jī)254計(jì)數(shù)的參考的計(jì)數(shù)時(shí)鐘CK0的乘法因子，可以獨(dú)立于用于控制水平掃描電路12的控制信號(hào)CN2的乘法比率來(lái)設(shè)定。
因此，當(dāng)高速輸出不是特別需要時(shí)，水平掃描電路12可以根據(jù)從外部輸入的主時(shí)鐘CLK0所產(chǎn)生的信號(hào)來(lái)控制。即使是那樣的話，作為用于AD轉(zhuǎn)換的參考信號(hào)RAMP的參考的、并作為計(jì)數(shù)器254計(jì)數(shù)的參考的計(jì)數(shù)時(shí)鐘CK0，可以通過(guò)任一乘法因子控制，使得涉及兩次讀取操作和AD轉(zhuǎn)換的整個(gè)AD轉(zhuǎn)換周期可以被縮短。
在另一方面，當(dāng)需要高速輸出時(shí)，為水平掃描電路12、用于AD轉(zhuǎn)換的參考信號(hào)RAMP和計(jì)數(shù)器254設(shè)定最大乘法因子，使得允許以最大速度運(yùn)行。
如上所述，根據(jù)第一實(shí)施例的固態(tài)成像器件，使用上/下計(jì)數(shù)器進(jìn)行兩次計(jì)數(shù)操作同時(shí)切換上/下計(jì)數(shù)器的處理模。進(jìn)而，在包括單元像素3矩陣的布置中，提供列并行AD電路，即為各列提供列AD電路25。
因此，可以對(duì)各列直接地從信號(hào)分量中減去參考分量(復(fù)位分量)作為第二計(jì)數(shù)操作的結(jié)果。因而，用于保持與參考分量和信號(hào)分量關(guān)聯(lián)的計(jì)數(shù)結(jié)果的存儲(chǔ)器可以通過(guò)計(jì)數(shù)器的鎖存功能來(lái)實(shí)現(xiàn)。所以，不需要單獨(dú)于計(jì)數(shù)器提供用于保持由AD轉(zhuǎn)換獲取的數(shù)據(jù)的特定存儲(chǔ)器。
進(jìn)而，不需要用于從信號(hào)分量中減去參考分量的特定減法器。因此，與相關(guān)技術(shù)相比，可以減小電路規(guī)?；螂娐访娣e。而且，可以避免噪聲的增加、電流的增加或功率損耗的增加。
進(jìn)而，因?yàn)榱蠥D電路包括比較器和計(jì)數(shù)器，而不考慮比特?cái)?shù)，可以由用于計(jì)數(shù)器操作的單個(gè)計(jì)數(shù)時(shí)鐘和用于切換計(jì)數(shù)模式的一條控制線來(lái)控制計(jì)數(shù)。因此，相關(guān)現(xiàn)有技術(shù)所需的、用于引導(dǎo)計(jì)數(shù)器的計(jì)數(shù)值到存儲(chǔ)器的多個(gè)信號(hào)線就不需要了。這適于避免噪聲增加或者功率損耗增加。
即，在相同的芯片上具有AD轉(zhuǎn)換器的固態(tài)成像器件1中，用作列AD轉(zhuǎn)換器的列AD電路25通過(guò)一對(duì)電壓比較器252和計(jì)數(shù)器254來(lái)實(shí)現(xiàn)，計(jì)數(shù)器254以組合方式執(zhí)行下計(jì)數(shù)和上計(jì)數(shù)，并且將在要處理的信號(hào)的基本分量(在此實(shí)施例中為復(fù)位分量)和信號(hào)分量之間的差轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)。這適于避免與電路系統(tǒng)規(guī)模、電路面積、功率損耗、用于與其他功能單元的接口的布線數(shù)、與布線關(guān)聯(lián)的噪聲或損耗電流的相關(guān)問(wèn)題、而且，因?yàn)橥ㄟ^(guò)使用基于由時(shí)鐘轉(zhuǎn)換器23所產(chǎn)生的高速時(shí)鐘的信號(hào)進(jìn)行比較和計(jì)數(shù)來(lái)執(zhí)行AD轉(zhuǎn)換，所以即使當(dāng)在參考分量和信號(hào)分量之間的差信號(hào)分量通過(guò)在兩次迭代中執(zhí)行AD轉(zhuǎn)換被轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)，總體上可以快速執(zhí)行AD轉(zhuǎn)換，并且AD轉(zhuǎn)換周期可以縮短。
固態(tài)成像器件的結(jié)構(gòu)的第二實(shí)施例圖3是示出根據(jù)本發(fā)明的第二實(shí)施例的CMOS固態(tài)成像器件(CMOS圖像傳感器)的結(jié)構(gòu)的示意圖。在根據(jù)第二實(shí)施例的固態(tài)成像器件1中，與根據(jù)第一實(shí)施例的固態(tài)成像器件1相比，列AD電路25的結(jié)構(gòu)被修改。
在第二實(shí)施例中的列AD電路25里，在計(jì)數(shù)器254的隨后級(jí)中，提供了用作用于保持由計(jì)數(shù)器254計(jì)數(shù)的結(jié)果的n比特存儲(chǔ)器的數(shù)據(jù)存儲(chǔ)單元256、和置于計(jì)數(shù)器254和數(shù)據(jù)存儲(chǔ)單元256之間的開關(guān)258。
開關(guān)258在規(guī)定的定時(shí)從通信和定時(shí)控制器20接收作為控制脈沖的存儲(chǔ)器傳送指令脈沖CN8，該開關(guān)258與其他列的開關(guān)258共用。一旦接收存儲(chǔ)器傳送指令脈沖CN8，開關(guān)258傳送相關(guān)計(jì)數(shù)器254的計(jì)數(shù)值到數(shù)據(jù)存儲(chǔ)單元256。數(shù)據(jù)存儲(chǔ)單元256存儲(chǔ)所傳送的計(jì)數(shù)值。
在規(guī)定的定時(shí)，用于在數(shù)據(jù)存儲(chǔ)單元256中存儲(chǔ)計(jì)數(shù)器254的計(jì)數(shù)值的方案不局限于在其間提供開關(guān)258。例如，計(jì)數(shù)器254和數(shù)據(jù)存儲(chǔ)單元256可以直接地相互連接，同時(shí)由存儲(chǔ)器傳送指令脈沖CN8控制計(jì)數(shù)器254的輸出使能端?；蛘?，存儲(chǔ)器傳送指令脈沖CN8可以用來(lái)作為決定數(shù)據(jù)存儲(chǔ)單元256捕獲數(shù)據(jù)的定時(shí)的鎖存時(shí)鐘。
數(shù)據(jù)存儲(chǔ)單元256經(jīng)過(guò)控制線12c從水平掃描電路12接收控制脈沖。數(shù)據(jù)存儲(chǔ)單元256保持從計(jì)數(shù)器254接收的計(jì)數(shù)值，直到通過(guò)控制線12c接收到控制脈沖的指令。
水平掃描電路12具有讀取掃描器的功能，該讀取掃描器讀取由執(zhí)行其各自操作的由各個(gè)數(shù)據(jù)存儲(chǔ)單元256、同時(shí)并存的列處理器26的各個(gè)電壓比較器252和計(jì)數(shù)器254保持的計(jì)數(shù)值。
根據(jù)如上所述的第二實(shí)施例的結(jié)構(gòu)，可以傳送由計(jì)數(shù)器254保持的結(jié)果到數(shù)據(jù)存儲(chǔ)單元256。因此，可以彼此獨(dú)立地控制計(jì)數(shù)器254的計(jì)數(shù)，即AD轉(zhuǎn)換，以及讀取計(jì)數(shù)結(jié)果到水平信號(hào)線18的操作。這就允許AD轉(zhuǎn)換和讀取信號(hào)到外部的操作可以通過(guò)流水線操作同時(shí)并存地執(zhí)行。
固態(tài)成像器件的操作的第二實(shí)施例圖4是用于解釋根據(jù)如圖3中所示的第二實(shí)施例的固態(tài)成像器件1中的列AD電路25的操作時(shí)序圖。以與第一實(shí)施例相同的方式執(zhí)行列AD電路25的AD轉(zhuǎn)換，以至于省略了其中的詳細(xì)描述。
在第二實(shí)施例中，將數(shù)據(jù)存儲(chǔ)單元256添加到第一實(shí)施例的結(jié)構(gòu)中。包括AD轉(zhuǎn)換的基本操作與第一實(shí)施例中的那些相同。然而，在計(jì)數(shù)器254的操作之前(t30)，基于來(lái)自通信和定時(shí)控制器20的存儲(chǔ)器傳送指令脈沖CN8，與在前行Hx-1有關(guān)的計(jì)數(shù)結(jié)果被傳送到數(shù)據(jù)存儲(chǔ)單元256。
根據(jù)第一實(shí)施例，可以僅在第二讀取操作即AD轉(zhuǎn)換之后完成輸出像素?cái)?shù)據(jù)到列處理器26的外部，使得該讀取操作被約束。相反，根據(jù)第二實(shí)施例，在第一讀取操作(AD轉(zhuǎn)換)之前，將代表減法的前一個(gè)結(jié)果的計(jì)數(shù)值傳送到數(shù)據(jù)存儲(chǔ)單元256，使得該讀取操作不受約束。
在第二實(shí)施例中，最好為了實(shí)現(xiàn)不間斷的并行操作和有效的信號(hào)輸出，選擇了計(jì)數(shù)時(shí)鐘CK0的乘法因子(例如，一整數(shù))和用作控制水平掃描電路12的高速時(shí)鐘的乘法因子(例如，一整數(shù))，該計(jì)數(shù)時(shí)鐘CK0比主時(shí)鐘CLK0更快，該主時(shí)鐘CLK0用作用于在電壓比較器252中控制AD轉(zhuǎn)換的參考信號(hào)RAMP的控制數(shù)據(jù)CN4的參考并用作用于計(jì)數(shù)器254的計(jì)數(shù)的參考，使得從數(shù)據(jù)存儲(chǔ)單元256輸出一行數(shù)據(jù)信號(hào)的周期等于從像素單元10讀取模擬像素信號(hào)的兩個(gè)周期。
因此，從數(shù)據(jù)存儲(chǔ)單元256經(jīng)過(guò)水平信號(hào)線18及輸出電路28輸出信號(hào)到外部的操作，與從當(dāng)前行Hx讀取信號(hào)及由計(jì)數(shù)器254計(jì)數(shù)的操作可以快速并發(fā)地執(zhí)行，使得信號(hào)輸出更有效。
固態(tài)成像器件的結(jié)構(gòu)的第三實(shí)施例圖5是示出根據(jù)本發(fā)明的第三實(shí)施例的CMOS固態(tài)成像器件(CMOS圖像傳感器的結(jié)構(gòu)的示意圖。圖6A至6D是用來(lái)解釋在第三實(shí)施例中的數(shù)據(jù)輸出方法的實(shí)例的時(shí)序圖。
根據(jù)第三實(shí)施例的固態(tài)成像器件1與根據(jù)第一實(shí)施例的固態(tài)成像器件1不同之處在于，從列處理器26輸出的并行數(shù)據(jù)被轉(zhuǎn)換成串行數(shù)據(jù)，且該串行數(shù)據(jù)作為視頻數(shù)據(jù)D1被輸出到該器件的外部。通過(guò)串行化輸出的數(shù)據(jù)，允許用小于由AD轉(zhuǎn)換獲得的數(shù)字?jǐn)?shù)據(jù)的比特?cái)?shù)的端子數(shù)高速輸出。雖然第三實(shí)施例作為第一實(shí)施例的修改來(lái)描述，但是對(duì)第二實(shí)施例作相類似的修改也是可以的。
輸出電路28使用從時(shí)鐘轉(zhuǎn)換器23提供的低速時(shí)鐘CLK2或者高速時(shí)鐘CLK4、從通信和定時(shí)控制器20提供的時(shí)鐘CLK1或者其他脈沖信號(hào)來(lái)緩存從水平信號(hào)線18提供的像素?cái)?shù)據(jù)，并輸出作為視頻(成像)數(shù)據(jù)D1的該像素?cái)?shù)據(jù)給該器件的外部。像素?cái)?shù)據(jù)可以在它作為視頻數(shù)據(jù)D1被輸出之前，經(jīng)歷例如黑電平調(diào)整、列變校正(column-variation correction)、信號(hào)放大、彩色信號(hào)處理或信號(hào)壓縮等。
當(dāng)輸出電路28基于高速時(shí)鐘CLK4輸出數(shù)據(jù)時(shí)，它首先與高速時(shí)鐘CLK3同步地從列處理器26捕獲作為并行數(shù)據(jù)的像素?cái)?shù)據(jù)(例如，10比特)。接著，輸出電路28與高速時(shí)鐘CLK4的上升沿或者下降沿(在圖6A中的上升沿)同步地將像素?cái)?shù)據(jù)轉(zhuǎn)換成用于輸出的串行數(shù)據(jù)，如圖6A中所示。用于將并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)(并行-串行轉(zhuǎn)換)的電路可以通過(guò)已知的并行-串行轉(zhuǎn)換器電路來(lái)實(shí)現(xiàn)?；蛘撸梢允褂煤烷_關(guān)電路相同的結(jié)構(gòu)。
輸出可以是單端輸出，或者從如圖6D中所示的兩個(gè)輸出端差動(dòng)輸出。進(jìn)而，通過(guò)從不同于數(shù)據(jù)輸出端的一端差動(dòng)輸出高速時(shí)鐘CLK4，同時(shí)考慮每個(gè)差動(dòng)輸出的視頻數(shù)據(jù)中的延遲，在該器件外的數(shù)據(jù)接收者被允許與相關(guān)聯(lián)的高速時(shí)鐘CLK4P和CLK4N同步地捕獲視頻數(shù)據(jù)D1P和D1N。這適于防止誤差。
假設(shè)在高速時(shí)鐘CLKL3的每個(gè)周期中，將n比特并行像素?cái)?shù)據(jù)從列處理器26的列AD電路中輸出，并且輸入到信號(hào)處理器(未示出)，高速時(shí)鐘CLK4的頻率必須足夠在相同的周期內(nèi)將該數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)。更具體地說(shuō)，該頻率必須至少和由比特n(在此實(shí)施例中n＝10)的數(shù)乘以高速時(shí)鐘CLK3所得的頻率一樣高。該頻率不需要不必要地增加，使得在此的高速時(shí)鐘CLK4的頻率為高速時(shí)鐘CLK3的頻率的10倍，如圖6A至6D中所示。
輸出電路28，除從輸出端5c輸出視頻數(shù)據(jù)D1外，也用作高速時(shí)鐘輸出單元，該高速時(shí)鐘輸出單元從不同于該數(shù)據(jù)端的一端輸出比由時(shí)鐘轉(zhuǎn)換器23所產(chǎn)生的高速時(shí)鐘CLK3更快的高速時(shí)鐘CLK4。例如，輸出電路28與上升沿同步地串行化視頻數(shù)據(jù)D1的比特?cái)?shù)據(jù)，并從5c端順序輸出所得到的串行數(shù)據(jù)，并從5d端輸出此時(shí)所用的高速時(shí)鐘CLK4。此時(shí)，考慮來(lái)自視頻數(shù)據(jù)D1的延遲，輸出高速時(shí)鐘CLK4。考慮延遲是指維持在串行視頻數(shù)據(jù)D1的比特的數(shù)據(jù)開關(guān)位置和高速時(shí)鐘CLK4的邊沿之間(例如，基本上在相同位置)的固定關(guān)系。
如上所述，通過(guò)使列處理器26使用從主時(shí)鐘CLK0所產(chǎn)生的高速時(shí)鐘CLK3高速運(yùn)行，并使輸出電路28以甚至更高的速度(超速)運(yùn)行，超速運(yùn)行的電路系統(tǒng)的范圍被最小化了。這用于減小功率損耗。
進(jìn)而，在此實(shí)施例中，通過(guò)在輸出電路28附近提供時(shí)鐘轉(zhuǎn)換器23，用于高速時(shí)鐘CLK4的復(fù)雜布線就不需要了，該輸出電路28需要高速時(shí)鐘CLK4用于并行-串行轉(zhuǎn)換，使得在輸出電路28附近產(chǎn)生高速時(shí)鐘CLK4。因此，可以防止像素單元10和列處理器26受到噪聲的影響。進(jìn)而，因?yàn)橛糜诟咚贂r(shí)鐘CLK4的復(fù)雜布線不需要，且用于高速時(shí)鐘CLK4的布線可以被局限于輸出電路28附近，所以可以抑制電磁干擾。例如，可以減小電磁干擾對(duì)視頻數(shù)據(jù)D1引起的噪聲。
根據(jù)如上所述構(gòu)造的CMOS固態(tài)成像器件1，像素單元和列電路以相對(duì)低的頻率運(yùn)行，并且輸出單元使用高速時(shí)鐘CLK4執(zhí)行并行-串行轉(zhuǎn)換，使得該輸出單元被允許以少量端子高速運(yùn)行。因此，總體上減小了該器件的功率損耗，同時(shí)抑制了噪聲。進(jìn)而，因?yàn)閺某上衿骷耐獠枯斎氲闹鲿r(shí)鐘具有低的頻率，所以可以抑制發(fā)生在前一級(jí)和CMOS傳感器之間的損失，并且可以抑制電磁干擾。因此，可以制造小型的、便宜的和可靠的攝像機(jī)用于捕獲運(yùn)動(dòng)圖像和靜止圖像。
除了視頻數(shù)據(jù)D1外，通過(guò)從不同于數(shù)據(jù)輸出端(在此實(shí)施例中為5c)的一端(在此實(shí)施例中為5d)還輸出高速時(shí)鐘CLK4，同時(shí)考慮來(lái)自視頻數(shù)據(jù)D1的延遲，在該器件外的數(shù)據(jù)接收者被允許與高速時(shí)鐘CLK4同步地捕獲視頻數(shù)據(jù)D1。這適合于防止誤差。
如上所述，當(dāng)高速時(shí)鐘CLK4隨視頻數(shù)據(jù)D1輸出時(shí)，關(guān)于高速時(shí)鐘CLK4的抖動(dòng)的具體要求變松，所以允許緊湊設(shè)計(jì)PLL。然而，為了避免抖動(dòng)的影響，最好在諸如像素單元10和列處理器26的部件中不使用高速時(shí)鐘CLK4。
如在通信領(lǐng)域所使用的技術(shù)一樣，可以串行化數(shù)據(jù)并在得到的串行數(shù)據(jù)中嵌入時(shí)鐘(例如，作為同步信號(hào))，使得視頻數(shù)據(jù)D1和高速時(shí)鐘CLK4基本上可以從公共端輸出。這適合于減小接口端或布線。
進(jìn)而，除了輸出高速時(shí)鐘CLK4外，還可以將表示像素邊界的邊界數(shù)據(jù)P2作為具有頻率低于高速時(shí)鐘CLK4的頻率的數(shù)據(jù)從5e端輸出，該5e端不同于用于視頻數(shù)據(jù)D1和高速時(shí)鐘CLK4的端子5c和5d，如圖6B中所示。例如，在此實(shí)施例中，將表示10比特視頻數(shù)據(jù)D1的起點(diǎn)或終點(diǎn)的具有與高速時(shí)鐘CLK3相同頻率的時(shí)鐘，可以作為邊界數(shù)據(jù)P2輸出。
這是因?yàn)楫?dāng)輸出串行數(shù)據(jù)時(shí)，如果該數(shù)據(jù)的像素邊界在接收側(cè)沒(méi)有被正確地識(shí)別，就不可以正確地再現(xiàn)圖像。當(dāng)數(shù)據(jù)以幾十MHz的數(shù)據(jù)率被輸出時(shí)，誤差就不可能發(fā)生。但是，當(dāng)數(shù)據(jù)率增加時(shí)，識(shí)別信息適合于防止誤差。即，當(dāng)該頻率低時(shí)，允許接收側(cè)追蹤數(shù)據(jù)到一確定的范圍而不使用邊界數(shù)據(jù)P2，使得可以在該串行數(shù)據(jù)中檢測(cè)每個(gè)像素。但是，當(dāng)該頻率增加時(shí)，由于數(shù)據(jù)再現(xiàn)等的不穩(wěn)定性，不正確地確定像素邊界的可能性增加。進(jìn)而，當(dāng)誤差發(fā)生時(shí)，該誤差被傳播到隨后的像素?cái)?shù)據(jù)，引起嚴(yán)重后果。因此，使用具有頻率低于高速時(shí)鐘CLK4的頻率的邊界數(shù)據(jù)P2是有效的。
例如，通過(guò)通信和定時(shí)控制器20的TG塊、時(shí)鐘轉(zhuǎn)換器23或信號(hào)處理器(未示出)可以產(chǎn)生邊界數(shù)據(jù)P2。雖然在圖6B中的占空比(高周期/一個(gè)周期)是50％，使得高速時(shí)鐘CLK3和該數(shù)據(jù)具有基本上相反的極性，但是該占空比不一定是50％，如圖6C中所示。
輸出電路的第一實(shí)例圖7是示出輸出電路的第一例結(jié)構(gòu)的電路方框圖。根據(jù)如圖7中所示的第一實(shí)例的輸出電路28包括數(shù)字信號(hào)處理器并使用了差動(dòng)輸出。雖然未示出，但是類似的布置可以使用于單端輸出。
根據(jù)如圖7中所示的第一實(shí)例的輸出電路28包括用于對(duì)從水平信號(hào)線18輸入的10比特?cái)?shù)字?jǐn)?shù)據(jù)D0執(zhí)行數(shù)字信號(hào)處理的數(shù)字信號(hào)處理器282；開關(guān)單元284；及輸出緩沖器286和288。
信號(hào)處理器282從通信和定時(shí)控制器20的TG塊中接收預(yù)定的數(shù)據(jù)，并從時(shí)鐘轉(zhuǎn)換器23中接收高速時(shí)鐘CLK3。開關(guān)單元284從時(shí)鐘轉(zhuǎn)換器23接收高速時(shí)鐘CLK4。
信號(hào)處理器282與高速時(shí)鐘CLK3同步地，從10條水平信號(hào)線18并行捕獲像素?cái)?shù)據(jù)D0。信號(hào)處理器282使用相同的高速時(shí)鐘CLK3，對(duì)捕獲的數(shù)據(jù)D0上執(zhí)行例如黑電平調(diào)整、列差校正、信號(hào)放大、彩色處理或信號(hào)壓縮。接著，信號(hào)處理器282將處理的10比特?cái)?shù)字?jǐn)?shù)據(jù)D1逐位輸入給開關(guān)單元284的輸入端。
開關(guān)單元284包括多路復(fù)用器(多輸入單端輸出選擇器開關(guān)，未示出)。該多路復(fù)用器的各個(gè)輸入端284a分別從信號(hào)處理器282接收并行數(shù)據(jù)。選擇輸入到輸入端284a之一的數(shù)據(jù)并從輸出端284b輸出。多路復(fù)用器的控制端284c按切換指令從時(shí)鐘轉(zhuǎn)換器23接收高速時(shí)鐘CLK4。通過(guò)使用如上所述的作為并行-串行轉(zhuǎn)換器的多路復(fù)用器，可以通過(guò)簡(jiǎn)單的電路配置來(lái)實(shí)現(xiàn)并行-串行轉(zhuǎn)換。
如上所述構(gòu)造的開關(guān)單元284，按切換指令使用高速時(shí)鐘CLK4，以預(yù)定的順序選擇從各個(gè)輸入端輸入的10比特的每一比特，并從輸出端284b將其輸出，由此將并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)(即，執(zhí)行并行-串行轉(zhuǎn)換)。開關(guān)單元284在并行-串行轉(zhuǎn)換之后將視頻數(shù)據(jù)D1導(dǎo)向用于數(shù)據(jù)的輸出緩沖器286。進(jìn)而，開關(guān)單元284將用于并行-串行轉(zhuǎn)換的高速時(shí)鐘CLK4導(dǎo)向用于時(shí)鐘的輸出緩沖器288。
輸出緩沖器286和288每個(gè)都有差動(dòng)轉(zhuǎn)換器的功能。例如，輸出緩沖器286分別從相關(guān)聯(lián)的兩個(gè)輸出端5cP和5cN差動(dòng)輸出非反相視頻數(shù)據(jù)D1P和反相視頻數(shù)據(jù)D1N。類似地，輸出緩沖器288分別從相關(guān)聯(lián)的兩個(gè)輸出端5dP和5dN差動(dòng)輸出高速時(shí)鐘CLK4和反相高速時(shí)鐘CLK4N，考慮來(lái)自用于高速時(shí)鐘CLK4的視頻數(shù)據(jù)D1的延遲和考慮來(lái)自用于反相高速時(shí)鐘CLK4N的反相視頻數(shù)據(jù)D1N的延遲。
在根據(jù)如圖7中所示的第一實(shí)例的輸出電路28中，與高速時(shí)鐘CLK3同步地將數(shù)據(jù)輸入到輸出電路28，并且與高速時(shí)鐘CLK4同步地將視頻數(shù)據(jù)D1輸出。進(jìn)而，高速時(shí)鐘CLK4也被輸出。因而，基本上，可以實(shí)現(xiàn)和早先所述的第三實(shí)施例相同的優(yōu)點(diǎn)。
進(jìn)而，根據(jù)如圖7中所示的第一實(shí)例的輸出電路28中，可以實(shí)現(xiàn)特定于差動(dòng)輸出的優(yōu)點(diǎn)。更具體地說(shuō)，隨著運(yùn)行速度增加，脈沖波形變得不夠清晰，且有可能出現(xiàn)例如振鈴的異常成分。該操作在單端輸出的情況下直接地受到這些問(wèn)題的影響。相反，在差動(dòng)輸出的情況下，可以使用兩個(gè)差動(dòng)輸出再現(xiàn)波形。這有利于提高對(duì)噪聲的不敏感性。這適用于高速時(shí)鐘CLK4以及數(shù)據(jù)D1。因而，采用差動(dòng)輸出的第一實(shí)例與采用單端輸出的第三實(shí)施例相比允許以更高的頻率上運(yùn)行。反過(guò)來(lái)說(shuō)，采用單端輸出的第三實(shí)施例以中頻運(yùn)行就足夠了。
進(jìn)而，在第一實(shí)例的配置中，可以使用采用了電流模式差動(dòng)接口的低電壓差動(dòng)信令(LVDS)。這就有利于提高對(duì)噪聲的不敏感性并抑制電磁干擾。當(dāng)采用電流模式接口時(shí)，在發(fā)射輸出電路28和在隨后級(jí)的接收電路或IC之間(不同時(shí)地)交換電流，產(chǎn)生引起電磁干擾的電磁場(chǎng)，影響固態(tài)成像器件1的外部或者外圍電路。
相反，當(dāng)和第一實(shí)例的配置一樣使用非反相數(shù)據(jù)P和反相數(shù)據(jù)N基于差動(dòng)輸出實(shí)現(xiàn)電流模式接口時(shí)，雖然在發(fā)射輸出電路28和隨后級(jí)的接收電路或IC之間交換電流，但是電流同時(shí)地被不斷地交換，以相反的方向產(chǎn)生電磁場(chǎng)。因而，電磁場(chǎng)彼此互相抵消，使得可以從總體上假定沒(méi)有產(chǎn)生導(dǎo)致電磁干擾的電磁場(chǎng)。為了改善此效應(yīng)，最好在彼此接近處提供兩條差動(dòng)輸出線以形成在輸出電路28和外部電路之間的接口。出于這個(gè)目的，最好使用雙絞電纜。
輸出電路的第二實(shí)例圖8是示出輸出電路的第二例結(jié)構(gòu)的電路方框圖。圖8僅示出了關(guān)于差動(dòng)輸出的輸出緩沖器的附近部分。圖9是示出如圖8中所示的輸出電路的第二例中選通脈沖數(shù)據(jù)發(fā)生器的示例結(jié)構(gòu)的電路方框圖。圖9僅示出了差動(dòng)輸出的一側(cè)。圖10是用于解釋如圖8中所示的輸出電路的第二例的數(shù)據(jù)輸出方法的時(shí)序圖。在第二實(shí)例中，通過(guò)采取與串行的n比特輸出數(shù)據(jù)異或再生用于當(dāng)圖形數(shù)據(jù)以高速輸出時(shí)的定時(shí)的時(shí)鐘，輸出允許再生該時(shí)鐘的選通脈沖數(shù)據(jù)STB。
選通脈沖數(shù)據(jù)STB用于代替高速時(shí)鐘CLK4。即，選通脈沖數(shù)據(jù)STB從5d端輸出。選通脈沖數(shù)據(jù)STB是在視頻數(shù)據(jù)D1未被反相時(shí)反相的數(shù)據(jù)信號(hào)。
選通脈沖數(shù)據(jù)STB在輸出緩沖器290的前一級(jí)的信號(hào)處理器282或開關(guān)單元284中產(chǎn)生。選通脈沖數(shù)據(jù)STB經(jīng)過(guò)類似于輸出緩沖器286的輸出緩沖器290輸出。例如，當(dāng)在用于串行化信號(hào)的布置的后一級(jí)提供選通脈沖信號(hào)發(fā)生器時(shí)，選通脈沖信號(hào)發(fā)生器可以如圖9中所示配置。
在選通脈沖信號(hào)發(fā)生器300中，由并行-串行轉(zhuǎn)換所獲得的數(shù)據(jù)基于高速時(shí)鐘CLK4由D觸發(fā)電路312延遲一個(gè)時(shí)鐘周期，并和異或電路(NXOR)314異或(XOR)，并且將該結(jié)果輸入到T觸發(fā)電路316，借此產(chǎn)生選通脈沖數(shù)據(jù)STB。
此時(shí)，如圖9中所示，D觸發(fā)電路312和T觸發(fā)電路316(下降沿同步)防止基于高速時(shí)鐘CLK4邊沿的不正確操作。由通過(guò)D觸發(fā)電路306(下降沿同步)的串行數(shù)據(jù)提供半個(gè)時(shí)鐘周期的延遲。
接著，通過(guò)經(jīng)由基于不同邊沿操作的D觸發(fā)電路308(上升沿同步)和318(下降沿同步)傳送串行數(shù)據(jù)和選通脈沖數(shù)據(jù)STB，匹配這些數(shù)據(jù)的相位。
從各自的D觸發(fā)電路308和318的非反相端Q輸出的非反相數(shù)據(jù)D1P和STBP，經(jīng)過(guò)輸出緩沖器286和290從非反相端5cP和5dP輸出。從各自的D觸發(fā)電路308和318的反相端QN輸出的反相數(shù)據(jù)D1N和STBN，經(jīng)過(guò)輸出緩沖器286和290從反相端5cN和5dN輸出。
如從圖6D中所理解的，當(dāng)高速時(shí)鐘CLK4被正常輸出時(shí)，高速時(shí)鐘CLK4和視頻數(shù)據(jù)D1可以同時(shí)地被反相。當(dāng)兩者都同時(shí)被反相時(shí)，用于兩者的負(fù)載被放在該器件的輸出，并且該時(shí)刻取決于視頻數(shù)據(jù)D1且因此不是固定的。
相反，通過(guò)使用選通脈沖數(shù)據(jù)STB，如從圖10中所理解的，只有視頻數(shù)據(jù)D1P和選通脈沖數(shù)據(jù)STBP之一，或者視頻數(shù)據(jù)D1N和選通脈沖數(shù)據(jù)STBN之一被反相。因此，只有用于該數(shù)據(jù)之一的負(fù)載被置于該器件的輸出，并且該負(fù)載也是固定的。進(jìn)而，通過(guò)在選通脈沖數(shù)據(jù)STB和視頻數(shù)據(jù)D1之間采取異或，可以在供于輸出電路28的后一級(jí)的電路塊或IC中再生高速時(shí)鐘CLK4。
即，當(dāng)經(jīng)過(guò)水平信號(hào)線18的輸出快于從外部輸入的主時(shí)鐘時(shí)，通過(guò)與根據(jù)基于從時(shí)鐘轉(zhuǎn)換器23提供的高速時(shí)鐘(例如，以一整數(shù)倍增)所產(chǎn)生的信號(hào)的輸出同時(shí)輸出選通脈沖信號(hào)，信號(hào)可以更穩(wěn)定地傳送。
雖然上面已經(jīng)描述了對(duì)于差動(dòng)輸出的應(yīng)用，但是對(duì)于單端輸出的應(yīng)用可以通過(guò)調(diào)整布置實(shí)現(xiàn)，使得非反相信號(hào)或是反相信號(hào)被用于每個(gè)視頻數(shù)據(jù)D1和選通脈沖數(shù)據(jù)STBP。
固態(tài)成像器件的結(jié)構(gòu)的第四實(shí)施例圖11是示出根據(jù)本發(fā)明的第四實(shí)施例的CMOS固態(tài)成像器件(CMOS圖像傳感器)的結(jié)構(gòu)的示意圖。在根據(jù)第四實(shí)施例的固態(tài)成像器件1中，通過(guò)根據(jù)從高速時(shí)鐘產(chǎn)生的信號(hào)控制水平掃描電路12，將從列處理器26輸出的并行數(shù)據(jù)作為并行視頻數(shù)據(jù)D1輸出到該器件的外部。此時(shí)，與第一實(shí)施例相反，用于同步的高速時(shí)鐘CLKSync從不同于輸出視頻數(shù)據(jù)D1端的5d端輸出。
輸出電路28，當(dāng)其基于用于同步的高速時(shí)鐘CLKSync并行地輸出數(shù)據(jù)時(shí)，其在水平掃描電路12的控制下，與用于同步的高速時(shí)鐘CLKSync同步地從列處理器26捕獲作為并行數(shù)據(jù)的像素?cái)?shù)據(jù)(例如10比特)，緩沖該像素?cái)?shù)據(jù)，并從5c端輸出作為并行數(shù)據(jù)的像素?cái)?shù)據(jù)。
同時(shí)地，輸出電路28緩沖用于同步的高速時(shí)鐘CLKSync，用來(lái)捕獲該數(shù)據(jù)，并從5d端輸出該數(shù)據(jù)。該輸出可以是單端輸出，或者是來(lái)自兩端的差動(dòng)輸出。
即使當(dāng)輸出沒(méi)有被串行化時(shí)，當(dāng)水平掃描電路12根據(jù)高速時(shí)鐘控制時(shí)，輸出數(shù)據(jù)率高于主時(shí)鐘，使得數(shù)據(jù)會(huì)波動(dòng)。該波動(dòng)會(huì)引起在接收外部器件的接收操作的問(wèn)題。即，當(dāng)捕獲視頻數(shù)據(jù)時(shí)可能發(fā)生誤差。
相反，根據(jù)第四實(shí)施例，用于同步的高速時(shí)鐘CLKSync以并行數(shù)據(jù)輸出。因此，外部器件與用于同步的高速時(shí)鐘CLKSync同步地接收該并行數(shù)據(jù)，這樣可以防止捕獲視頻數(shù)據(jù)的誤差。
如上所述，根據(jù)本發(fā)明的各方面的AD轉(zhuǎn)換方法、AD轉(zhuǎn)換器、半導(dǎo)體器件和電子裝置，將包括參考分量和信號(hào)分量的要處理的信號(hào)與用于AD轉(zhuǎn)換的參考信號(hào)作比較，并與該比較同時(shí)地，基于具有頻率高于主時(shí)鐘頻率的高速計(jì)數(shù)器時(shí)鐘，以下計(jì)數(shù)模式或者上計(jì)數(shù)模式執(zhí)行計(jì)數(shù)，在每次完成比較時(shí)保持計(jì)數(shù)值，同時(shí)根據(jù)執(zhí)行的是用于參考分量的還是信號(hào)分量的比較來(lái)切換計(jì)數(shù)模式。
通過(guò)如上所述的使用高速計(jì)數(shù)器時(shí)鐘執(zhí)行AD轉(zhuǎn)換，AD轉(zhuǎn)換的處理速度不受主時(shí)鐘的速率(頻率)限制。即使當(dāng)表示在參考分量和信號(hào)分量之間的差的差信號(hào)分量通過(guò)在兩次迭代中執(zhí)行AD轉(zhuǎn)換被轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)時(shí)，AD轉(zhuǎn)換總體上還是可以被快速執(zhí)行，使得減少了AD轉(zhuǎn)換周期。
當(dāng)將在第二次處理迭代中保持的用于前一個(gè)要處理的信號(hào)的計(jì)數(shù)值保存在數(shù)據(jù)存儲(chǔ)單元，并且對(duì)要處理的當(dāng)前信號(hào)執(zhí)行第一次處理迭代和第二次處理迭代時(shí)，通過(guò)基于具有頻率高于主時(shí)鐘的頻率的第二高速時(shí)鐘同時(shí)地從數(shù)據(jù)存儲(chǔ)單元中讀取計(jì)數(shù)值，當(dāng)通過(guò)流水線處理并發(fā)地執(zhí)行AD轉(zhuǎn)換和讀取時(shí)，讀取的處理速度不受主時(shí)鐘的速率(頻率)限制。
進(jìn)而，因?yàn)橛糜趨⒖挤至亢托盘?hào)分量的AD轉(zhuǎn)換在下計(jì)數(shù)模式和上計(jì)數(shù)模式之間切換的同時(shí)執(zhí)行，所以表示參考分量和信號(hào)分量之間的差的數(shù)字?jǐn)?shù)據(jù)可以作為以下計(jì)數(shù)模式和上計(jì)數(shù)模式執(zhí)行計(jì)數(shù)的結(jié)果獲得。
因此，用于保持與參考分量和信號(hào)分量相關(guān)聯(lián)的計(jì)數(shù)結(jié)果的存儲(chǔ)器可以通過(guò)計(jì)數(shù)器的鎖存器功能來(lái)實(shí)現(xiàn)。因此，用于保持由AD轉(zhuǎn)換獲取的數(shù)據(jù)的特定存儲(chǔ)器不需要從計(jì)數(shù)器單獨(dú)地提供。這用于避免電路規(guī)模和電路面積的增加。
進(jìn)而，不考慮是否使用共用的上/下計(jì)數(shù)器，由于AD轉(zhuǎn)換器包括比較器和計(jì)數(shù)器，所以可以通過(guò)單個(gè)用于該計(jì)數(shù)器的操作的計(jì)數(shù)時(shí)鐘和用于切換計(jì)數(shù)模式的控制線來(lái)控制計(jì)數(shù)，而不考慮比特的數(shù)量。因此，不需要用于將計(jì)數(shù)器的計(jì)數(shù)值導(dǎo)向存儲(chǔ)器的信號(hào)線。這用于避免功率損耗或者噪聲的增加。
通過(guò)使用共用的上/下計(jì)數(shù)器而不考慮操作模式和用于計(jì)數(shù)的上/下計(jì)數(shù)器的切換處理模式，可以直接地從信號(hào)分量中減去參考分量，使得用于從該信號(hào)分量中減去該參考分量的特定的減法器就不需要了。進(jìn)而，數(shù)據(jù)不需要傳送到減法器。這用于避免噪聲、電流或者功率損耗的增加。
當(dāng)通過(guò)下計(jì)數(shù)器電路和上計(jì)數(shù)器電路的組合實(shí)現(xiàn)計(jì)數(shù)器時(shí)，通過(guò)在第二計(jì)數(shù)操作開始之前設(shè)置在第一計(jì)數(shù)操作中所獲得的計(jì)數(shù)值作為初始值，可以直接地從信號(hào)分量中減去參考分量，使得用于從該信號(hào)分量中減去該參考分量的特定的減法器就不需要了。進(jìn)而，數(shù)據(jù)不需要傳送到減法器。這就用于避免噪聲、電流或者功率損耗的增加。
當(dāng)通過(guò)下計(jì)數(shù)器電路和上計(jì)數(shù)器電路的組合實(shí)現(xiàn)計(jì)數(shù)器時(shí)，取代將在第一計(jì)數(shù)操作中所獲得的計(jì)數(shù)值設(shè)置為初始值，計(jì)數(shù)可以從零開始。如果是那樣的話，必需有用于累加計(jì)數(shù)值的加法器電路。即使在此情況中，由于為每個(gè)包括比較器和計(jì)數(shù)器的AD轉(zhuǎn)換器提供了加法器電路，短線就足夠了。因此，可以避免由于數(shù)據(jù)傳送而導(dǎo)致的噪聲、電流或者功率損耗的增加。
進(jìn)而，由于AD轉(zhuǎn)換器包括比較器和計(jì)數(shù)器，因此當(dāng)要處理的信號(hào)是從包括一單元部件矩陣的半導(dǎo)體器件中輸出的單位信號(hào)時(shí)，即使當(dāng)多個(gè)AD轉(zhuǎn)換器以單元部件的列所排列的行方向進(jìn)行排列時(shí)，在每個(gè)AD轉(zhuǎn)換器中都提供了計(jì)數(shù)器。因此，與如圖13中所示的相關(guān)技術(shù)相反，用于從計(jì)數(shù)器輸出計(jì)數(shù)的線不需要延伸到鎖存器。這用于避免由于布線導(dǎo)致的噪聲或者功率損耗的增加。
進(jìn)而，即使當(dāng)通過(guò)流水線操作并發(fā)地執(zhí)行AD轉(zhuǎn)換和讀取時(shí)，其也足以提供單個(gè)的存儲(chǔ)器用于為每個(gè)AD轉(zhuǎn)換器保持由AD轉(zhuǎn)換獲取的數(shù)據(jù)。這用于將電路面積的增加減到最小。
當(dāng)在第一次處理迭代中對(duì)參考分量執(zhí)行比較和下計(jì)數(shù)和在第二次迭代中對(duì)信號(hào)分量執(zhí)行比較和上計(jì)數(shù)時(shí)，在第二次處理迭代之后保持的計(jì)數(shù)值是通過(guò)從信號(hào)分量中減去參考分量而得到的正的數(shù)字值。當(dāng)信號(hào)分量暫時(shí)出現(xiàn)在從單元部件提供的要處理的信號(hào)的參考分量之后時(shí)，獲得了以數(shù)字?jǐn)?shù)據(jù)形式表示單元部件的有效信號(hào)分量的正值。
雖然已如上描述了本發(fā)明的實(shí)施例，但是本發(fā)明的范圍并不受限于這些實(shí)施例。在不脫離本發(fā)明的精神的情況下，可能對(duì)這些實(shí)施例的進(jìn)行各種變形或改進(jìn)，并且這些變形和改進(jìn)包括在本發(fā)明的范圍中。
如上所述的實(shí)施例不旨在限制權(quán)利要求，并且這些實(shí)施例的全部特征不是一定都需要的。如上所述的實(shí)施例包括發(fā)明的各種階段，并且本發(fā)明的各個(gè)方面可以通過(guò)適當(dāng)?shù)亟M合上述的特征而提取出。即使除去這些實(shí)施例的有些特征，仍可以提取包括剩余特征的布置作為本發(fā)明的一個(gè)方面，只要可以實(shí)現(xiàn)類似的優(yōu)點(diǎn)。
例如，在如上所述的實(shí)施例中，為每列提供包括電壓比較器252和計(jì)數(shù)器254的列AD電路25，并且將信號(hào)逐列轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)，而沒(méi)有的限制上面所述的布置，可以為多個(gè)列提供具有在這些列中進(jìn)行切換的開關(guān)電路的單個(gè)列AD電路25。
進(jìn)而，雖然AD轉(zhuǎn)換功能在像素單元10的讀取側(cè)上提供的列區(qū)域中實(shí)現(xiàn)，但是AD轉(zhuǎn)換功能也可以在其他區(qū)域中實(shí)現(xiàn)。例如，像素信號(hào)以模擬方式被輸出一直到水平信號(hào)線18上，并且然后像素信號(hào)在被傳送到輸出電路28之前被施以AD轉(zhuǎn)換。
即使在此情況中，當(dāng)將包括參考分量和信號(hào)分量的要處理的信號(hào)與用于AD轉(zhuǎn)換的參考分量進(jìn)行比較時(shí)，與該比較同時(shí)地以下計(jì)數(shù)模式或者上計(jì)數(shù)模式執(zhí)行計(jì)數(shù)，在每次完成比較時(shí)保持計(jì)數(shù)值，通過(guò)根據(jù)是對(duì)參考分量還是信號(hào)分量執(zhí)行比較來(lái)切換計(jì)數(shù)模式，可以獲得表示參考分量和信號(hào)分量之間的差的數(shù)字?jǐn)?shù)據(jù)，作為以下計(jì)數(shù)模式和上計(jì)數(shù)模式執(zhí)行計(jì)數(shù)的結(jié)果。
因此，用于保持與參考分量和信號(hào)分量相關(guān)聯(lián)的計(jì)數(shù)結(jié)果的存儲(chǔ)器可以通過(guò)計(jì)數(shù)器的鎖存器功能來(lái)實(shí)現(xiàn)，使得不需要從計(jì)數(shù)器中單獨(dú)地提供用于保持由AD轉(zhuǎn)換獲取的數(shù)據(jù)的特殊存儲(chǔ)器。這足以對(duì)所有列提供單個(gè)的AD轉(zhuǎn)換器。雖然需要高速轉(zhuǎn)換，但是與如上所述的實(shí)施例相比，電路規(guī)模減小了進(jìn)而，雖然第二計(jì)數(shù)操作從保持在第一計(jì)數(shù)操作中的計(jì)數(shù)值開始，但是，當(dāng)使用與計(jì)數(shù)時(shí)鐘CK0同步地輸出計(jì)數(shù)值的同步上/下計(jì)數(shù)器時(shí)，這可以在無(wú)需采取用于模式切換的特殊措施的情況下實(shí)現(xiàn)。
但是，當(dāng)使用時(shí)，由于僅通過(guò)觸發(fā)電路(計(jì)數(shù)器的部件)的限制頻率確定限制的操作頻率，該同步上/下計(jì)數(shù)器對(duì)高速操作有利，在計(jì)數(shù)模式被切換時(shí)計(jì)數(shù)值被破壞，使得不可能在切換的前后維持計(jì)數(shù)值的同時(shí)繼續(xù)正常地計(jì)數(shù)。因此，最好提供允許第二計(jì)數(shù)操作從保持在第一計(jì)數(shù)操作中的計(jì)數(shù)值開始的調(diào)節(jié)器。該調(diào)節(jié)器將不在此進(jìn)行詳細(xì)描述。
進(jìn)而，在以上所述的實(shí)施例中，在像素的像素信號(hào)中，信號(hào)分量Vsig暫時(shí)出現(xiàn)在復(fù)位分量ΔV(參考分量)之后，并且在后一級(jí)的處理器處理正極性的信號(hào)(當(dāng)信號(hào)電平更大時(shí)該正值更大)。在第一次處理迭代中，對(duì)復(fù)位分量ΔV(參考分量)執(zhí)行比較和下計(jì)數(shù)，并在第二次處理迭代中，對(duì)信號(hào)分量Vsig執(zhí)行比較和上計(jì)數(shù)。但是，不考慮參考分量和信號(hào)分量的時(shí)間順序，各分量與計(jì)數(shù)模式的組合和處理順序是任意的。依賴于處理順序，在第二次迭代中獲得的數(shù)字?jǐn)?shù)據(jù)變成負(fù)值，在這種情況下執(zhí)行校正或采取其它適當(dāng)?shù)拇胧?br> 明顯地，當(dāng)像素單元10的器件結(jié)構(gòu)是這樣的，使得復(fù)位分量ΔV(參考分量)必須在信號(hào)分量Vsig之后讀取并且后一級(jí)的處理器處理正極性的信號(hào)時(shí)，能有效地對(duì)在第一次處理迭代中的信號(hào)分量Vsig執(zhí)行比較和下計(jì)數(shù)，并且對(duì)在第二次處理迭代中的復(fù)位分量ΔV(參考分量)執(zhí)行比較和上計(jì)數(shù)。
進(jìn)而，雖然在上述的實(shí)施例中，上/下計(jì)數(shù)器共同使用而不考慮上/下計(jì)數(shù)器的操作模式和處理模式切換，但是，只要可以對(duì)參考分量和信號(hào)分量的結(jié)合進(jìn)行以下計(jì)數(shù)模式和上計(jì)數(shù)模式的計(jì)數(shù)，該布置就不局限于能夠切換模式的上/下計(jì)數(shù)器。
例如，該計(jì)數(shù)器可以通過(guò)結(jié)合下計(jì)數(shù)器電路和上計(jì)數(shù)器電路來(lái)實(shí)現(xiàn)，該下計(jì)數(shù)器電路對(duì)參考分量和信號(hào)分量之一進(jìn)行下計(jì)數(shù)，而該上計(jì)數(shù)器電路對(duì)參考分量和信號(hào)分量中的另一個(gè)進(jìn)行上計(jì)數(shù)。
如果是那樣的話，最好執(zhí)行第二計(jì)數(shù)操作的計(jì)數(shù)器電路允許使用已知技術(shù)加載任一初始值。例如，當(dāng)在下計(jì)數(shù)之后執(zhí)行上計(jì)數(shù)時(shí)，下計(jì)數(shù)器電路在第一計(jì)數(shù)操作中被激活，并且上計(jì)數(shù)器電路在第二計(jì)數(shù)操作中被激活，如圖12A中所示。
此時(shí)，在根據(jù)用于切換計(jì)數(shù)模式的開關(guān)控制信號(hào)CN5切換計(jì)數(shù)模式之后，開始上計(jì)數(shù)之前，將用于設(shè)定初始值的開關(guān)控制信號(hào)CNload供給上計(jì)數(shù)器電路的負(fù)載端LDu，使得將由下計(jì)數(shù)獲取的下計(jì)數(shù)值作為初始值設(shè)定給上計(jì)數(shù)器電路。
當(dāng)在上計(jì)數(shù)之后執(zhí)行下計(jì)數(shù)時(shí)，上計(jì)數(shù)器電路在第一計(jì)數(shù)操作中被激活，而下計(jì)數(shù)器電路在第二計(jì)數(shù)操作中被激活，如圖12B中所示。
此時(shí)，在根據(jù)用于切換計(jì)數(shù)模式的開關(guān)控制信號(hào)CN5切換計(jì)數(shù)模式之后，開始下計(jì)數(shù)之前，將用于設(shè)定初始值的開關(guān)控制信號(hào)CNload供給下計(jì)數(shù)器電路的負(fù)載端，使得將由上計(jì)數(shù)獲取的上計(jì)數(shù)值作為初始值設(shè)定給下計(jì)數(shù)器電路。
因此，在如圖12A中或者圖12B中所示的情況中，作為后一級(jí)的計(jì)數(shù)器電路的輸出Qup-Qdown，可以直接地從信號(hào)分量中減去參考分量，使得不需要用于從信號(hào)分量中減去參考分量的特定的減法器電路。進(jìn)而，與在第一非專利文獻(xiàn)中所述的技術(shù)相反，數(shù)據(jù)不需要被傳送到減法器。這用于避免噪聲、電流或者功率損耗的增加。
當(dāng)通過(guò)下計(jì)數(shù)器電路和上計(jì)數(shù)器電路的組合來(lái)實(shí)現(xiàn)計(jì)數(shù)器時(shí)，在第二計(jì)數(shù)操作中，取代在第一計(jì)數(shù)操作中所獲得的計(jì)數(shù)值作為初始值設(shè)定，計(jì)數(shù)可以從零開始。在此情況下，如圖12C中所示，需要用于累計(jì)上計(jì)數(shù)器電路的輸出Qup和下計(jì)數(shù)器電路的輸出Qdown的加法器電路。即使在此情況中，提供加法器電路用于包括比較器和計(jì)數(shù)器的每個(gè)AD轉(zhuǎn)換器，使得短的布線就足夠。這用于避免跟數(shù)據(jù)傳送有關(guān)的噪聲、電流或者功率損耗的增加。
在如圖12A至12C中所示的任一布置中，通信和定時(shí)控制器20被允許指示下計(jì)數(shù)器電路和上計(jì)數(shù)器電路的操作，如在以上所述的實(shí)施例中那樣。進(jìn)而，下計(jì)數(shù)器電路和上計(jì)數(shù)器電路可以基于計(jì)數(shù)時(shí)鐘CK0操作。
進(jìn)而，雖然在包括作為實(shí)例的NOMS單元像素的傳感器的背景中已經(jīng)描述了實(shí)施例，但是并不局限于此實(shí)例，通過(guò)考慮相反的電位關(guān)系(考慮相反電位的極性)，對(duì)于包括PMOS單元像素的傳感器可以實(shí)現(xiàn)與在上述實(shí)施例中相同的操作和優(yōu)點(diǎn)。
進(jìn)而，雖然已經(jīng)在作為固態(tài)成像器件的實(shí)例的包括像素單元的CMOS傳感器的背景中描述了實(shí)施例，該固態(tài)成像器件能夠從單個(gè)單元像素中通過(guò)地址控制任意選擇和讀取信號(hào)，該像素單元響應(yīng)于所接收的光產(chǎn)生信號(hào)電荷，但是信號(hào)電荷可以響應(yīng)于通常的例如紅外線、紫外線、或者X射線而不局限于光的電磁波而產(chǎn)生。上述的實(shí)施例的特征可以被應(yīng)用到包括大量單元部件的半導(dǎo)體器件中，該半導(dǎo)體器件輸出對(duì)應(yīng)于所接收的電磁波的模擬信號(hào)。
已經(jīng)在這樣一個(gè)實(shí)例的語(yǔ)景中描述了實(shí)施例，在該實(shí)例中，包括比較器和計(jì)數(shù)器的AD轉(zhuǎn)換器(在以上所述的實(shí)例中的列AD電路)，該比較器將對(duì)應(yīng)于參考分量的信號(hào)和對(duì)應(yīng)于信號(hào)分量的信號(hào)與用于AD轉(zhuǎn)換的參考信號(hào)進(jìn)行比較，該計(jì)數(shù)器以下計(jì)數(shù)模式或者上計(jì)數(shù)模式執(zhí)行計(jì)數(shù)并在每次比較器中完成比較時(shí)保持計(jì)數(shù)值。但是，在如上所述的實(shí)施例中的AD轉(zhuǎn)換方案可以被應(yīng)用到任何采用AD轉(zhuǎn)換的電子裝置，而不局限于固態(tài)成像器件，該AD轉(zhuǎn)換用于對(duì)在兩個(gè)信號(hào)分量之間的差信號(hào)分量進(jìn)行轉(zhuǎn)換。
例如，通過(guò)在固態(tài)成像器件1的外部，基于從固態(tài)成像器件1所捕獲的模擬像素信號(hào)使用比較器和計(jì)數(shù)器來(lái)執(zhí)行AD轉(zhuǎn)換，可以構(gòu)造用來(lái)獲取真實(shí)信號(hào)分量的數(shù)字?jǐn)?shù)據(jù)(像素?cái)?shù)據(jù))和基于像素?cái)?shù)據(jù)執(zhí)行期望的數(shù)字信號(hào)處理的電子裝置。
進(jìn)而，不一定必須提供作為包括在固態(tài)成像器件或電子裝置中的與實(shí)施例相關(guān)的所述AD轉(zhuǎn)換器，并且可以集成電路(IC)或AD轉(zhuǎn)換模塊的形式作為獨(dú)立器件來(lái)提供。
在此情況中，雖然可以提供包括比較器和計(jì)數(shù)器的AD轉(zhuǎn)換器，但可以提供IC或者包括分立的芯片組合的模塊，在所述IC中，在相同的半導(dǎo)體襯底上提供參考信號(hào)發(fā)生器和控制器，該參考信號(hào)發(fā)生器產(chǎn)生用于AD轉(zhuǎn)換的參考信號(hào)，并將其供給比較器，該控制器在計(jì)數(shù)器中根據(jù)比較器是執(zhí)行用于參考分量還是信號(hào)分量的比較來(lái)切換計(jì)數(shù)模式。
因此，可以集成的方式處理需要控制比較器和計(jì)數(shù)器的操作的功能部件，簡(jiǎn)化了部件的處理和管理。進(jìn)而，由于以IC或者模塊的形式集成AD轉(zhuǎn)換所需要的部件，簡(jiǎn)化了固態(tài)成像器件或者電子裝置的成品制造。
權(quán)利要求
1.一種模擬-數(shù)字轉(zhuǎn)換方法，用于獲取表示包括在模擬信號(hào)中的信號(hào)分量和參考分量之間的差的差值信號(hào)分量的數(shù)字?jǐn)?shù)據(jù)，其中，在第一次處理迭代中，將對(duì)應(yīng)于參考分量和信號(hào)分量之一的信號(hào)與用于轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)的參考信號(hào)進(jìn)行比較，并基于高速計(jì)數(shù)器時(shí)鐘以下計(jì)數(shù)模式和上計(jì)數(shù)模式之一與該比較并發(fā)地執(zhí)行計(jì)數(shù)，在每次完成比較時(shí)保持計(jì)數(shù)值，該高速計(jì)數(shù)器時(shí)鐘由具有其頻率高于主時(shí)鐘的頻率的脈沖構(gòu)成，該主時(shí)鐘由對(duì)應(yīng)于用來(lái)捕獲進(jìn)行處理的模擬信號(hào)的驅(qū)動(dòng)脈沖的基脈沖構(gòu)成，以及在第二次處理迭代中，將參考分量和信號(hào)分量中的另一個(gè)與參考信號(hào)進(jìn)行比較，并基于高速計(jì)數(shù)器時(shí)鐘，以下計(jì)數(shù)模式和上計(jì)數(shù)模式中的另一個(gè)，與該比較并發(fā)地執(zhí)行計(jì)數(shù)，在每次完成比較時(shí)保持計(jì)數(shù)值。
2.根據(jù)權(quán)利要求1的模擬-數(shù)字轉(zhuǎn)換方法，其中，在切換上/下計(jì)數(shù)器的處理模式的同時(shí)使用共用的上/下計(jì)數(shù)器而以下計(jì)數(shù)模式和上計(jì)數(shù)模式執(zhí)行計(jì)數(shù)。
3.根據(jù)權(quán)利要求1的模擬-數(shù)字轉(zhuǎn)換方法，其中，在第二次處理迭代中的計(jì)數(shù)從保持在第一次處理迭代中的計(jì)數(shù)值開始。
4.根據(jù)權(quán)利要求1的模擬-數(shù)字轉(zhuǎn)換方法，其中，使參考信號(hào)在第一次處理迭代和第二次處理迭代之間具有相同的變化特性。
5.根據(jù)權(quán)利要求1的模擬-數(shù)字轉(zhuǎn)換方法，其中，保持在第二次處理迭代中的用于前一個(gè)進(jìn)行處理的信號(hào)的計(jì)數(shù)值被存儲(chǔ)在數(shù)據(jù)存儲(chǔ)單元，并且當(dāng)對(duì)進(jìn)行處理的當(dāng)前信號(hào)執(zhí)行第一次處理迭代和第二次處理迭代時(shí)，基于第二高速時(shí)鐘從數(shù)據(jù)存儲(chǔ)單元并發(fā)地讀取該計(jì)數(shù)值，該第二高速時(shí)鐘由其頻率高于主時(shí)鐘的頻率的脈沖構(gòu)成。
6.根據(jù)權(quán)利要求5的模擬-數(shù)字轉(zhuǎn)換方法，其中，在兩次處理迭代中用作為用于所述比較和計(jì)數(shù)的參考的高速時(shí)鐘的頻率，與用作為用于從數(shù)據(jù)存儲(chǔ)單元讀取數(shù)字?jǐn)?shù)據(jù)的參考的第二高速時(shí)鐘的頻率，具有這樣一種關(guān)系，使得對(duì)于進(jìn)行處理的模擬信號(hào)的兩次處理迭代等于從數(shù)據(jù)存儲(chǔ)單元中讀取一排數(shù)字?jǐn)?shù)據(jù)的周期。
7.根據(jù)權(quán)利要求1的模擬-數(shù)字轉(zhuǎn)換方法，其中，進(jìn)行處理的信號(hào)是由單元信號(hào)發(fā)生器所產(chǎn)生的并在用于檢測(cè)物理量分布的半導(dǎo)體器件中以列方向輸出的模擬單元信號(hào)，該半導(dǎo)體器件包括單元部件矩陣，每個(gè)該單元部件包括產(chǎn)生對(duì)應(yīng)于入射電磁波的電荷的電荷發(fā)生器并包括產(chǎn)生對(duì)應(yīng)于由該電荷發(fā)生器所產(chǎn)生的電荷的單元信號(hào)的單元信號(hào)發(fā)生器。
8.根據(jù)權(quán)利要求7的模擬-數(shù)字轉(zhuǎn)換方法，其中，由單元信號(hào)發(fā)生器所產(chǎn)生的并以列方向輸出的模擬單元信號(hào)，被逐行捕獲，并且對(duì)于每個(gè)單元部件逐行執(zhí)行第一次處理迭代和第二次處理迭代。
9.根據(jù)權(quán)利要求1的模擬-數(shù)字轉(zhuǎn)換方法，其中，與用于同步的高速時(shí)鐘同步地接收轉(zhuǎn)換成并行的n比特?cái)?shù)字?jǐn)?shù)據(jù)的數(shù)字?jǐn)?shù)據(jù)，其中n是一正整數(shù)，該并行的n比特?cái)?shù)字?jǐn)?shù)據(jù)從數(shù)據(jù)輸出端輸出，并且從不同于數(shù)據(jù)輸出端的輸出端輸出用于同步的高速時(shí)鐘。
10.根據(jù)權(quán)利要求1的模擬-數(shù)字轉(zhuǎn)換方法，其中，預(yù)定格式的輸出數(shù)據(jù)基于快于高速計(jì)數(shù)器時(shí)鐘的讀取時(shí)鐘輸出，該輸出數(shù)據(jù)基于轉(zhuǎn)換的數(shù)字?jǐn)?shù)據(jù)。
11.根據(jù)權(quán)利要求10的模擬-數(shù)字轉(zhuǎn)換方法，其中，與高速計(jì)數(shù)器時(shí)鐘同步地接收轉(zhuǎn)換成并行的n比特?cái)?shù)字?jǐn)?shù)據(jù)的數(shù)字?jǐn)?shù)據(jù)，其中n是一正整數(shù)，使用快于高速計(jì)數(shù)器時(shí)鐘的讀取時(shí)鐘將該并行的n比特?cái)?shù)據(jù)轉(zhuǎn)換成串行的n比特輸出數(shù)據(jù)，并且輸出該串行的n比特輸出數(shù)據(jù)。
12.根據(jù)權(quán)利要求10的模擬-數(shù)字轉(zhuǎn)換方法，其中，與高速計(jì)數(shù)器時(shí)鐘同步地接收被轉(zhuǎn)換成并行的n比特?cái)?shù)字?jǐn)?shù)據(jù)的數(shù)字?jǐn)?shù)據(jù)，其中n是一正整數(shù)，使用快于高速計(jì)數(shù)器時(shí)鐘的讀取時(shí)鐘將該并行的n比特?cái)?shù)據(jù)轉(zhuǎn)換成串行的n比特輸出數(shù)據(jù)，輸出該串行的n比特輸出數(shù)據(jù)，產(chǎn)生允許再生該讀取時(shí)鐘的選通脈沖數(shù)據(jù)，并從不同于該串行n比特輸出數(shù)據(jù)的輸出端的一端輸出該選通脈沖數(shù)據(jù)。
13.根據(jù)權(quán)利要求12的模擬-數(shù)字轉(zhuǎn)換方法，其中，該選通脈沖數(shù)據(jù)通過(guò)采取與串行的n比特輸出數(shù)據(jù)異或而產(chǎn)生。
14.一種模擬-數(shù)字轉(zhuǎn)換器，用于獲取表示包括在模擬信號(hào)中的信號(hào)分量和參考分量之間的差的差值信號(hào)分量的數(shù)字?jǐn)?shù)據(jù)，該模擬-數(shù)字轉(zhuǎn)換器包括比較器，其將對(duì)應(yīng)于參考分量的信號(hào)和對(duì)應(yīng)于信號(hào)分量的信號(hào)與用于轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)的參考信號(hào)進(jìn)行比較；以及計(jì)數(shù)器，其基于高速計(jì)數(shù)器時(shí)鐘，以下計(jì)數(shù)模式或上計(jì)數(shù)模式，與該比較器中的比較并發(fā)地執(zhí)行計(jì)數(shù)，該高速計(jì)數(shù)器時(shí)鐘由其頻率高于主時(shí)鐘的頻率的脈沖構(gòu)成，該主時(shí)鐘由對(duì)應(yīng)于用來(lái)捕獲進(jìn)行處理的模擬信號(hào)的驅(qū)動(dòng)脈沖的基脈沖構(gòu)成，該計(jì)數(shù)器在每次比較器中完成比較時(shí)保持計(jì)數(shù)值。
15.根據(jù)權(quán)利要求14的模擬-數(shù)字轉(zhuǎn)換器，進(jìn)一步包括高速時(shí)鐘發(fā)生器，其基于主時(shí)鐘產(chǎn)生高速計(jì)數(shù)器時(shí)鐘。
16.根據(jù)權(quán)利要求14的模擬-數(shù)字轉(zhuǎn)換器，進(jìn)一步包括參考信號(hào)發(fā)生器，其產(chǎn)生用于轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)的參考信號(hào)并提供該參考信號(hào)給比較器。
17.根據(jù)權(quán)利要求14的模擬-數(shù)字轉(zhuǎn)換器，進(jìn)一步包括控制器，其根據(jù)比較器是執(zhí)行用于參考分量還是信號(hào)分量的比較來(lái)切換在計(jì)數(shù)器中的計(jì)數(shù)模式。
18.根據(jù)權(quán)利要求14的模擬-數(shù)字轉(zhuǎn)換器，其中，該計(jì)數(shù)器通過(guò)共用的計(jì)數(shù)器電路來(lái)實(shí)現(xiàn)，該計(jì)數(shù)器電路被允許在上計(jì)數(shù)模式和下計(jì)數(shù)模式之間切換。
19.根據(jù)權(quán)利要求17的模擬-數(shù)字轉(zhuǎn)換器，其中，在第二次處理迭代中，該控制器從保持在第一次處理迭代中的計(jì)數(shù)值開始計(jì)數(shù)。
20.根據(jù)權(quán)利要求16的模擬-數(shù)字轉(zhuǎn)換器，其中，該參考信號(hào)發(fā)生器使得參考信號(hào)在第一次處理迭代和第二次處理迭代之間具有相同的變化特性。
21.根據(jù)權(quán)利要求14的模擬-數(shù)字轉(zhuǎn)換器，進(jìn)一步包括數(shù)據(jù)存儲(chǔ)單元，其保持由用于前一個(gè)進(jìn)行處理的信號(hào)的計(jì)數(shù)器保持的計(jì)數(shù)值；高速時(shí)鐘發(fā)生器，其產(chǎn)生第二高速時(shí)鐘，該第二高速時(shí)鐘由其頻率高于主時(shí)鐘的頻率的脈沖構(gòu)成；以及讀取掃描器，其基于由高速時(shí)鐘發(fā)生器所產(chǎn)生的第二高速時(shí)鐘，從數(shù)據(jù)存儲(chǔ)單元讀取計(jì)數(shù)值，與其并發(fā)地，比較器和計(jì)數(shù)器對(duì)進(jìn)行處理的當(dāng)前信號(hào)執(zhí)行各自操作。
22.根據(jù)權(quán)利要求14的模擬-數(shù)字轉(zhuǎn)換器，進(jìn)一步包括輸出處理器，其與用于同步的高速時(shí)鐘同步地接收轉(zhuǎn)換成并行的n比特?cái)?shù)據(jù)的數(shù)字?jǐn)?shù)據(jù)，其中n是一正整數(shù)，該輸出處理器從數(shù)據(jù)輸出端輸出并行的n比特?cái)?shù)字?jǐn)?shù)據(jù)到模擬-數(shù)字轉(zhuǎn)換器的外部，并且從不同于該數(shù)據(jù)輸出端的輸出端輸出用于同步的高速時(shí)鐘到模擬-數(shù)字轉(zhuǎn)換器的外部。
23.根據(jù)權(quán)利要求14的模擬-數(shù)字轉(zhuǎn)換器，進(jìn)一步包括輸出處理器，其以預(yù)定的格式，基于快于高速計(jì)數(shù)器時(shí)鐘的讀取時(shí)鐘，將輸出數(shù)據(jù)輸出到模擬-數(shù)字轉(zhuǎn)換器的外部，該輸出數(shù)據(jù)基于轉(zhuǎn)換的數(shù)字?jǐn)?shù)據(jù)。
24.根據(jù)權(quán)利要求23的模擬-數(shù)字轉(zhuǎn)換器，其中，該輸出處理器與高速計(jì)數(shù)器時(shí)鐘同步地接收被轉(zhuǎn)換成并行的n比特?cái)?shù)據(jù)的數(shù)字?jǐn)?shù)據(jù)，其中n是一正整數(shù)，使用快于高速計(jì)數(shù)器時(shí)鐘的讀取時(shí)鐘，將該并行的n比特?cái)?shù)據(jù)轉(zhuǎn)換成串行的n比特輸出數(shù)據(jù)，并輸出該串行的n比特輸出數(shù)據(jù)。
25.根據(jù)權(quán)利要求23的模擬-數(shù)字轉(zhuǎn)換器，其中，所述輸出處理器包括并行-串行轉(zhuǎn)換器，其與高速計(jì)數(shù)器時(shí)鐘同步接收被轉(zhuǎn)換成并行的n比特?cái)?shù)據(jù)的數(shù)字?jǐn)?shù)據(jù)，其中n是一正整數(shù)，并使用快于高速計(jì)數(shù)器時(shí)鐘的讀取時(shí)鐘將該并行的n比特?cái)?shù)據(jù)轉(zhuǎn)換成串行的n比特輸出數(shù)據(jù)；數(shù)據(jù)輸出端，其用于輸出由該并行-串行轉(zhuǎn)換器所產(chǎn)生的串行的n比特輸出數(shù)據(jù)到模擬-數(shù)字轉(zhuǎn)換器的外部；選通脈沖數(shù)據(jù)發(fā)生器，其產(chǎn)生允許再生讀取時(shí)鐘的選通脈沖數(shù)據(jù)；以及選通脈沖輸出端，其用于輸出由選通脈沖數(shù)據(jù)發(fā)生器所產(chǎn)生的選通脈沖數(shù)據(jù)到模擬-數(shù)字轉(zhuǎn)換器的外部，該選通脈沖輸出端不同于數(shù)據(jù)輸出端。
26.根據(jù)權(quán)利要求25的模擬-數(shù)字轉(zhuǎn)換器，其中，所述選通脈沖數(shù)據(jù)發(fā)生器通過(guò)采取與串行的n比特?cái)?shù)據(jù)異或而產(chǎn)生選通脈沖數(shù)據(jù)。
27.一種用于檢測(cè)物理量分布的半導(dǎo)體器件，該半導(dǎo)體器件包括單元部件矩陣，每個(gè)單元部件包括產(chǎn)生對(duì)應(yīng)于入射電磁波的電荷的電荷發(fā)生器并包括產(chǎn)生包含參考分量和信號(hào)分量的模擬單元信號(hào)的單元信號(hào)發(fā)生器，該半導(dǎo)體器件包括比較器，其將對(duì)應(yīng)于參考分量的信號(hào)和對(duì)應(yīng)于信號(hào)分量的信號(hào)與用于產(chǎn)生該信號(hào)分量的數(shù)字?jǐn)?shù)據(jù)的參考信號(hào)進(jìn)行比較；以及計(jì)數(shù)器，其基于高速計(jì)數(shù)器時(shí)鐘，以下計(jì)數(shù)模式或上計(jì)數(shù)模式，與該比較器中的比較并發(fā)地執(zhí)行計(jì)數(shù)，該高速計(jì)數(shù)器時(shí)鐘由其頻率高于主時(shí)鐘的頻率的脈沖構(gòu)成，該主時(shí)鐘由對(duì)應(yīng)于用來(lái)捕獲模擬單元信號(hào)的驅(qū)動(dòng)脈沖的基脈沖構(gòu)成，該計(jì)數(shù)器在每次比較器中完成比較時(shí)保持計(jì)數(shù)值。
28.根據(jù)權(quán)利要求27的半導(dǎo)體器件，進(jìn)一步包括高速時(shí)鐘發(fā)生器，其基于主時(shí)鐘產(chǎn)生用于產(chǎn)生高速計(jì)數(shù)器時(shí)鐘的高速時(shí)鐘。
29.根據(jù)權(quán)利要求27的半導(dǎo)體器件，進(jìn)一步包括參考信號(hào)發(fā)生器，其產(chǎn)生用于產(chǎn)生數(shù)字?jǐn)?shù)據(jù)的參考信號(hào)并提供該參考信號(hào)給比較器。
30.根據(jù)權(quán)利要求27的半導(dǎo)體器件，進(jìn)一步包括控制器，其根據(jù)比較器是執(zhí)行用于參考分量還是信號(hào)分量的比較來(lái)切換計(jì)數(shù)器中的計(jì)數(shù)模式。
31.根據(jù)權(quán)利要求27的半導(dǎo)體器件，進(jìn)一步包括多個(gè)模擬-數(shù)字轉(zhuǎn)換器，每一個(gè)模擬-數(shù)字轉(zhuǎn)換器包括比較器和計(jì)數(shù)器，該多個(gè)模擬-數(shù)字轉(zhuǎn)換器以行方向排列，在該行方向上排列單元部件的各列。
32.根據(jù)權(quán)利要求27的半導(dǎo)體器件，進(jìn)一步包括數(shù)據(jù)存儲(chǔ)單元，其保持用于前一個(gè)單元信號(hào)的由計(jì)數(shù)器保持的計(jì)數(shù)值；高速時(shí)鐘發(fā)生器，其產(chǎn)生第二高速時(shí)鐘，該第二高速時(shí)鐘由其頻率高于主時(shí)鐘的頻率的脈沖構(gòu)成；以及讀取掃描器，其基于由高速時(shí)鐘發(fā)生器所產(chǎn)生的第二高速時(shí)鐘，從數(shù)據(jù)存儲(chǔ)單元讀取計(jì)數(shù)值，與其并發(fā)地，比較器和計(jì)數(shù)器在當(dāng)前單元信號(hào)上執(zhí)行各自操作。
33.根據(jù)權(quán)利要求27的半導(dǎo)體器件，進(jìn)一步包括輸出處理器，其與用于同步的高速時(shí)鐘同步地接收被轉(zhuǎn)換成并行的n比特?cái)?shù)據(jù)的數(shù)字?jǐn)?shù)據(jù)，其中n是一正整數(shù)，輸出處理器從數(shù)據(jù)輸出端輸出并行的n比特?cái)?shù)字?jǐn)?shù)據(jù)到該半導(dǎo)體器件的外部，并且從不同于該數(shù)據(jù)輸出端的輸出端輸出用于同步的高速時(shí)鐘到該半導(dǎo)體器件的外部。
34.根據(jù)權(quán)利要求27的半導(dǎo)體器件，進(jìn)一步包括輸出處理器，其以預(yù)定的格式基于快于高速計(jì)數(shù)器時(shí)鐘的讀取時(shí)鐘將輸出數(shù)據(jù)輸出到該半導(dǎo)體器件的外部，該輸出數(shù)據(jù)基于被轉(zhuǎn)換的數(shù)字?jǐn)?shù)據(jù)。
35.根據(jù)權(quán)利要求34的半導(dǎo)體器件，其中，該輸出處理器與高速計(jì)數(shù)器時(shí)鐘同步地接收被轉(zhuǎn)換成并行的n比特?cái)?shù)據(jù)的數(shù)字?jǐn)?shù)據(jù)，其中n是一正整數(shù)，該輸出處理器使用快于高速計(jì)數(shù)器時(shí)鐘的讀取時(shí)鐘將并行的n比特?cái)?shù)據(jù)轉(zhuǎn)換成串行的n比特輸出數(shù)據(jù)，并輸出該串行的n比特輸出數(shù)據(jù)。
36.根據(jù)權(quán)利要求34的半導(dǎo)體器件，其中，輸出處理器包括并行-串行轉(zhuǎn)換器，其與高速計(jì)數(shù)器時(shí)鐘同步地接收被轉(zhuǎn)換成并行的n比特?cái)?shù)據(jù)的數(shù)字?jǐn)?shù)據(jù)，其中n是一正整數(shù)，并使用快于高速計(jì)數(shù)器時(shí)鐘的讀取時(shí)鐘將該并行的n比特?cái)?shù)據(jù)轉(zhuǎn)換成串行的n比特輸出數(shù)據(jù)；數(shù)據(jù)輸出端，其用于輸出由并行-串行轉(zhuǎn)換器所產(chǎn)生的串行的n比特輸出數(shù)據(jù)到該半導(dǎo)體器件的外部；選通脈沖數(shù)據(jù)發(fā)生器，其產(chǎn)生允許再生讀取時(shí)鐘的選通脈沖數(shù)據(jù)；以及選通脈沖輸出端，其用于輸出由選通脈沖數(shù)據(jù)發(fā)生器所產(chǎn)生的選通脈沖數(shù)據(jù)到半導(dǎo)體器件的外部，該選通脈沖輸出端不同于數(shù)據(jù)輸出端。
37.一種電子裝置，其包括參考信號(hào)發(fā)生器，其產(chǎn)生用于獲取差值信號(hào)分量的數(shù)字?jǐn)?shù)據(jù)的參考信號(hào)，該差值信號(hào)分量表示包括在模擬信號(hào)中的參考分量和信號(hào)分量之間的差；比較器，其用于將對(duì)應(yīng)于參考分量的信號(hào)和對(duì)應(yīng)于信號(hào)分量的信號(hào)與由參考信號(hào)發(fā)生器所產(chǎn)生的參考信號(hào)進(jìn)行比較；高速時(shí)鐘發(fā)生器，其基于主時(shí)鐘產(chǎn)生高速計(jì)數(shù)器時(shí)鐘，該主時(shí)鐘由對(duì)應(yīng)于用來(lái)捕獲進(jìn)行處理的模擬信號(hào)的驅(qū)動(dòng)脈沖的基脈沖構(gòu)成，并且該高速計(jì)數(shù)器時(shí)鐘由其頻率高于主時(shí)鐘的頻率的脈沖構(gòu)成；計(jì)數(shù)器，其基于高速計(jì)數(shù)器時(shí)鐘，以下計(jì)數(shù)模式或上計(jì)數(shù)模式，與該比較器中的比較并發(fā)地執(zhí)行計(jì)數(shù)，該計(jì)數(shù)器在每次比較器中完成比較時(shí)保持計(jì)數(shù)值；以及控制器，其根據(jù)比較器是執(zhí)行用于參考分量還是信號(hào)分量的比較來(lái)切換在計(jì)數(shù)器中的計(jì)數(shù)模式。
38.根據(jù)權(quán)利要求37的電子裝置，進(jìn)一步包括數(shù)據(jù)存儲(chǔ)單元，其保持用于前一個(gè)要處理的信號(hào)的由計(jì)數(shù)器所保持的計(jì)數(shù)值；高速時(shí)鐘發(fā)生器，其產(chǎn)生高速時(shí)鐘，該高速時(shí)鐘由其頻率高于主時(shí)鐘的頻率的脈沖構(gòu)成；以及讀取掃描器，其基于由高速時(shí)鐘發(fā)生器所產(chǎn)生的高速時(shí)鐘，從數(shù)據(jù)存儲(chǔ)單元中讀取計(jì)數(shù)值，與其并發(fā)地，比較器和計(jì)數(shù)器對(duì)當(dāng)前單元信號(hào)執(zhí)行各自操作。
39.根據(jù)權(quán)利要求37的電子裝置，進(jìn)一步包括輸出處理器，其基于快于高速計(jì)數(shù)器時(shí)鐘的讀取時(shí)鐘，以預(yù)定的格式將輸出數(shù)據(jù)輸出到電子裝置的外部，該輸出數(shù)據(jù)基于被轉(zhuǎn)換的數(shù)字?jǐn)?shù)據(jù)。
40.根據(jù)權(quán)利要求39的電子裝置，其中，與高速計(jì)數(shù)器時(shí)鐘同步地接收被轉(zhuǎn)換成并行的n比特?cái)?shù)據(jù)的數(shù)字?jǐn)?shù)據(jù)，其中n是一正整數(shù)，該輸出處理器使用快于高速計(jì)數(shù)器時(shí)鐘的讀取時(shí)鐘將并行的n比特?cái)?shù)據(jù)轉(zhuǎn)換成串行的n比特輸出數(shù)據(jù)，并輸出該串行的n比特輸出數(shù)據(jù)。
41.根據(jù)權(quán)利要求39的電子裝置，其中，該輸出處理器包括并行-串行轉(zhuǎn)換器，其與高速計(jì)數(shù)器時(shí)鐘同步地接收被轉(zhuǎn)換成并行的n比特?cái)?shù)據(jù)的數(shù)字?jǐn)?shù)據(jù)，其中n是一正整數(shù)，并使用快于高速計(jì)數(shù)器時(shí)鐘的讀取時(shí)鐘將該并行的n比特?cái)?shù)據(jù)轉(zhuǎn)換成串行的n比特輸出數(shù)據(jù)；數(shù)據(jù)輸出端，其用于輸出由該并行-串行轉(zhuǎn)換器所產(chǎn)生的串行的n比特輸出數(shù)據(jù)到該電子裝置的外部；選通脈沖數(shù)據(jù)發(fā)生器，其產(chǎn)生允許再生讀取時(shí)鐘的選通脈沖數(shù)據(jù)；以及選通脈沖輸出端，其用于輸出由選通脈沖數(shù)據(jù)發(fā)生器所產(chǎn)生的選通脈沖數(shù)據(jù)到電子裝置的外部，該選通脈沖輸出端不同于數(shù)據(jù)輸出端。
全文摘要
在包括模擬－數(shù)字轉(zhuǎn)換器的固態(tài)成像器件中，提供一種產(chǎn)生快于主時(shí)鐘的高速時(shí)鐘的時(shí)鐘轉(zhuǎn)換器。電壓比較器將從用于各行控制線的垂直信號(hào)線輸入的像素信號(hào)與參考電壓進(jìn)行比較，在時(shí)間方向上產(chǎn)生具有其幅值對(duì)應(yīng)于復(fù)位分量或者信號(hào)分量的脈沖。計(jì)數(shù)器根據(jù)基于高速時(shí)鐘而產(chǎn)生的時(shí)鐘來(lái)計(jì)數(shù)脈沖信號(hào)的寬度，直到在電壓比較器中完成比較，在每次比較完成時(shí)保持計(jì)數(shù)值。通信和定時(shí)控制器執(zhí)行控制，使得電壓比較器對(duì)復(fù)位分量執(zhí)行比較并且計(jì)數(shù)器在第一次處理迭代中執(zhí)行下計(jì)數(shù)，并且使得電壓比較器對(duì)信號(hào)分量執(zhí)行比較并第二次處理迭代中執(zhí)行上計(jì)數(shù)。
文檔編號(hào)H04N5/376GK1694491SQ200510079269
公開日2005年11月9日 申請(qǐng)日期2005年4月12日 優(yōu)先權(quán)日2004年4月12日
發(fā)明者村松良德, 福島范之, 新田嘉一, 安井幸弘 申請(qǐng)人:索尼株式會(huì)社