專利名稱：有spi接口的串行接口總線通信控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種控制網(wǎng)絡(luò)用的控制裝置，特別是一種控制網(wǎng)絡(luò)用的具有接口和通信功能的控制裝置。
背景技術(shù)：
以前的單片機(jī)與單片機(jī)，或單片機(jī)與PC個(gè)人計(jì)算機(jī)的多址通信一般是利用并行接口進(jìn)行串行總線通信。在通信中所用的總線通信控制器(又稱總線通信控制芯片)，基本都是按同步通信工作方式設(shè)計(jì)，多用于工業(yè)。這種并行接口總線通信控制器具有數(shù)據(jù)傳輸速度快，抗干擾能力強(qiáng)，容錯(cuò)功能強(qiáng)，可靠性高，可在較惡劣環(huán)境下工作的特點(diǎn)。但這種總線通信控制器的制作成本較高。在目前的家庭控制系統(tǒng)中，控制對(duì)象是各種裝有單片機(jī)的電器(如電視、冰箱、微波爐等)或由單片機(jī)集中監(jiān)控的電器(如由一個(gè)單片機(jī)控制下的電燈、電爐、插座等)，系統(tǒng)環(huán)境相對(duì)較好，對(duì)數(shù)據(jù)傳輸?shù)囊筝^低。在家庭控制系統(tǒng)或類似應(yīng)用環(huán)境的控制系統(tǒng)中使用這種并行接口總線通信控制器，明顯在功能上有冗余、而且成本較高。另外現(xiàn)有的家庭控制系統(tǒng)中，各控制對(duì)象上的單片機(jī)的并口基本上都因內(nèi)部控制要求被占用，因此采用這種并行接口總線通信控制器，許多情況下還要對(duì)現(xiàn)有的控制對(duì)象進(jìn)行改造，這種改造既增大了家庭控制系統(tǒng)的成本，又給控制對(duì)象生產(chǎn)廠家?guī)砺闊?。再就是采用并行接口總線通信控制器連線較多，又復(fù)雜。
為解決上述問題，本申請(qǐng)人在02140851.3號(hào)專利申請(qǐng)中提供了一種串行接口總線通信控制器。該總線通信控制器是使用串行接口進(jìn)行總線通信，它既可大幅降低總線通信控制器的制作成本和家庭控制系統(tǒng)的總成本；又可滿足家庭控制系統(tǒng)的通信要求，適應(yīng)現(xiàn)有的控制對(duì)象，并且使現(xiàn)有控制對(duì)象的資源得到更充分利用。但這種總線通信控制器在應(yīng)用時(shí)，存在設(shè)備端的CPU控制邏輯比較復(fù)雜的問題。對(duì)于控制網(wǎng)絡(luò)的中的設(shè)備來講，如果其CPU控制邏輯比較復(fù)雜，對(duì)設(shè)備的使用者和生產(chǎn)廠家可能造成一定的負(fù)擔(dān)。另外，復(fù)雜的控制邏輯，也對(duì)CPU的資源使用也有一定影響。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種有SPI接口的串行接口總線通信控制器。它是一個(gè)集成在一體有通信組件、數(shù)據(jù)緩沖處理單元1、接口控制器和SPI(串行外設(shè)接口)接口的集成電路芯片。本發(fā)明在實(shí)現(xiàn)通信的同時(shí)，簡(jiǎn)化了設(shè)備CPU的控制邏輯。為設(shè)備的使用者和生產(chǎn)廠家提供更大的方便，并且可以減少對(duì)設(shè)備CPU的資源占用。
本發(fā)明的技術(shù)方案。有SPI接口的串行接口總線通信控制器，其特征在于它的構(gòu)成包括通信組件、數(shù)據(jù)緩沖處理單元1、接口控制器和SPI(串行外設(shè)接口)接口；通信組件包括總線部分和通信邏輯控制部分；總線部分的構(gòu)成包括總線端串行異步收發(fā)單元和與其相接的數(shù)據(jù)緩沖處理單元2；通信邏輯控制部分包括通信控制單元、錯(cuò)誤計(jì)數(shù)和錯(cuò)誤處理電路，載波偵聽多址訪問沖突監(jiān)測(cè)電路。
上述的有SPI接口的串行接口總線通信控制器中，所述的總線端串行異步收發(fā)單元的構(gòu)成包括總線端串行異步收發(fā)器，與其相接的并—串轉(zhuǎn)換電路和串—并轉(zhuǎn)換電路；所述的數(shù)據(jù)緩沖處理單元2的構(gòu)成包括總線發(fā)送數(shù)據(jù)緩沖區(qū)和總線接收數(shù)據(jù)緩沖區(qū)；所述的通信控制單元包括，發(fā)送控制寄存器堆，循環(huán)冗余碼生成電路，接收控制寄存器堆，地址檢查電路，循環(huán)冗余碼校驗(yàn)電路，超時(shí)檢查電路。所述的數(shù)據(jù)緩沖處理單元1的構(gòu)成包括接口接收數(shù)據(jù)緩沖區(qū)和接口發(fā)送數(shù)據(jù)緩沖區(qū)。
前述的有SPI接口的串行接口總線通信控制器中，所述的總線發(fā)送數(shù)據(jù)緩沖區(qū)包括數(shù)據(jù)緩沖區(qū)3、總線緩沖區(qū)控制電路1；總線接收數(shù)據(jù)緩沖區(qū)包括數(shù)據(jù)緩沖區(qū)4、總線緩沖區(qū)控制電路2；接收控制寄存器堆包括幀特征字寄存器堆2、接口發(fā)送控制寄存器堆、總線接收控制寄存器堆、應(yīng)答電路2和應(yīng)答電路4；發(fā)送控制寄存器堆包括幀特征字寄存器堆1、接口接收控制寄存器堆、總線發(fā)送控制寄存器堆、應(yīng)答電路1和應(yīng)答電路3；接口端串行異步收發(fā)器包括接口異步收發(fā)器、幀格式打包電路1、幀格式解包電路1；總線端串行異步收發(fā)器包括總線異步收發(fā)器、幀格式打包電路2、幀格式解包電路2。所述的接口接收數(shù)據(jù)緩沖區(qū)包括數(shù)據(jù)緩沖區(qū)1、接口緩沖區(qū)控制電路1，接口發(fā)送數(shù)據(jù)緩沖區(qū)包括數(shù)據(jù)緩沖區(qū)2、接口緩沖區(qū)控制電路2。
前述的有SPI接口的串行接口總線通信控制器中，接口控制器的組成包括幀打包邏輯、幀解包邏輯、累加和生成、累加和校驗(yàn)邏輯；幀打包邏輯包括幀打包電路和并—串轉(zhuǎn)換電路，幀解包邏輯包括幀解包電路和串—并轉(zhuǎn)換電路。
本發(fā)明是一個(gè)集成在一體有通信組件、數(shù)據(jù)緩沖處理單元1、接口控制器和SPI接口的集成電路芯片。本發(fā)明在實(shí)現(xiàn)串行接口總線通信的同時(shí)，可以利用SPI接口的協(xié)議簡(jiǎn)單、速度快的特點(diǎn)，簡(jiǎn)化設(shè)備CPU的控制邏輯。為設(shè)備的使用者和生產(chǎn)廠家提供更大的方便，并且可以減少對(duì)設(shè)備CPU的資源占用。


附圖1是有SPI接口的串行接口總線通信控制器的電路結(jié)構(gòu)圖1；附圖2是有SPI接口的串行接口總線通信控制器的電路結(jié)構(gòu)圖2；附圖3是有SPI接口的串行接口總線通信控制器的電路結(jié)構(gòu)圖3。
具體實(shí)施例方式
實(shí)施例。如附圖1所示，有SPI接口的串行接口總線通信控制器的構(gòu)成包括通信組件、數(shù)據(jù)緩沖處理單元1、接口控制器、可編程I/O、EEPROM和SPI(串行外設(shè)接口)接口；通信組件包括總線部分和通信邏輯控制部分；總線部分的構(gòu)成包括總線端串行異步收發(fā)單元和與其相接的數(shù)據(jù)緩沖處理單元2；通信邏輯控制部分包括通信控制單元、錯(cuò)誤計(jì)數(shù)和錯(cuò)誤處理電路，載波偵聽多址訪問沖突監(jiān)測(cè)電路。如附圖2所示，總線端串行異步收發(fā)單元的構(gòu)成包括總線端串行異步收發(fā)器，與其相接的并—串轉(zhuǎn)換電路和串—并轉(zhuǎn)換電路；數(shù)據(jù)緩沖處理單元2的構(gòu)成包括總線發(fā)送數(shù)據(jù)緩沖區(qū)和總線接收數(shù)據(jù)緩沖區(qū)；通信控制單元包括，發(fā)送控制寄存器堆，循環(huán)冗余碼生成電路，接收控制寄存器堆，地址檢查電路，循環(huán)冗余碼校驗(yàn)電路，超時(shí)檢查電路。所述的數(shù)據(jù)緩沖處理單元1的構(gòu)成包括接口接收數(shù)據(jù)緩沖區(qū)和接口發(fā)送數(shù)據(jù)緩沖區(qū)。如附圖3所示，總線發(fā)送數(shù)據(jù)緩沖區(qū)包括數(shù)據(jù)緩沖區(qū)3、總線緩沖區(qū)控制電路1；總線接收數(shù)據(jù)緩沖區(qū)包括數(shù)據(jù)緩沖區(qū)4、總線緩沖區(qū)控制電路2；接收控制寄存器堆包括幀特征字寄存器堆2、接口發(fā)送控制寄存器堆、總線接收控制寄存器堆、應(yīng)答電路2和應(yīng)答電路4；發(fā)送控制寄存器堆包括幀特征字寄存器堆1、接口接收控制寄存器堆、總線發(fā)送控制寄存器堆、應(yīng)答電路1和應(yīng)答電路3；接口端串行異步收發(fā)器包括接口異步收發(fā)器、幀格式打包電路1、幀格式解包電路1；總線端串行異步收發(fā)器包括總線異步收發(fā)器、幀格式打包電路2、幀格式解包電路2。所述的接口接收數(shù)據(jù)緩沖區(qū)包括數(shù)據(jù)緩沖區(qū)1、接口緩沖區(qū)控制電路1，接口發(fā)送數(shù)據(jù)緩沖區(qū)包括數(shù)據(jù)緩沖區(qū)2、接口緩沖區(qū)控制電路2。
接口控制器主要由幀打包邏輯、幀解包邏輯、累加和生成、累加和校驗(yàn)邏輯組成；幀打包邏輯包括幀打包電路和并—串轉(zhuǎn)換電路，幀解包邏輯包括幀解包電路和串—并轉(zhuǎn)換電路。
幀打包邏輯的任務(wù)是把接口發(fā)送緩沖區(qū)內(nèi)的數(shù)據(jù)經(jīng)并—串轉(zhuǎn)換電路后打包成含有起始符、數(shù)據(jù)長(zhǎng)度、控制命令字、源地址、數(shù)據(jù)塊、校驗(yàn)和以及結(jié)束符的幀序列，供設(shè)備CPU通過SPI接口來讀取。
幀解包邏輯的任務(wù)是把從SPI接口組件發(fā)送來的幀序列解包后經(jīng)串—并轉(zhuǎn)換電路變?yōu)椴⑿袛?shù)據(jù)存入接口數(shù)據(jù)緩沖區(qū)1。
累加和生成，累加和校驗(yàn)邏輯累加和生成邏輯的功能是生成一個(gè)累加和，供設(shè)備CPU檢查從SPI接口收到的幀序列是否傳輸無誤。累加和校驗(yàn)邏輯的功能是檢查由SPI接口發(fā)來的幀序列的累加和確定數(shù)據(jù)是否傳輸無誤。
整個(gè)有SPI接口的串行接口總線通信控制器制作成一塊集成電路芯片。具體制作時(shí)可用附圖3所示的致命錯(cuò)誤檢測(cè)電路實(shí)現(xiàn)錯(cuò)誤計(jì)數(shù)和錯(cuò)誤處理功能，并—串轉(zhuǎn)換電路和串—并轉(zhuǎn)換電路可以歸并于幀格式打包電路和幀格式解包電路中。
有SPI接口的串行接口總線通信控制器的工作原理設(shè)備CPU采用SPI接口的通信方式向芯片的SPI接口發(fā)送含有SPI命令字，起始符，數(shù)據(jù)長(zhǎng)度，目標(biāo)地址，控制命令字，數(shù)據(jù)塊，結(jié)束符的幀序列，經(jīng)過接口控制器的串—并轉(zhuǎn)換電路變?yōu)椴⑿袛?shù)據(jù)存入接口數(shù)據(jù)緩沖區(qū)1。同時(shí)，送累加和校驗(yàn)電路，確定傳輸數(shù)據(jù)是否正確無誤，將結(jié)果送發(fā)送控制寄存器堆。發(fā)送控制寄存器堆從接口接收數(shù)據(jù)緩沖區(qū)中提取控制命令字、目標(biāo)地址和傳輸數(shù)據(jù)，并存入總線發(fā)送數(shù)據(jù)緩沖區(qū)，加入本地地址，同時(shí)通過循環(huán)冗余碼生成電路把校驗(yàn)碼存入校驗(yàn)字段，并組織總線傳輸幀。(總線傳輸幀是具有起始符、目標(biāo)地址、本地地址、控制命令字、長(zhǎng)度、數(shù)據(jù)塊、校驗(yàn)字段和結(jié)束符的幀序列。)發(fā)送控制寄存器堆根據(jù)不同的控制字決定將數(shù)據(jù)發(fā)送到總線是采用廣播方式還是信息傳遞方式，啟動(dòng)發(fā)送。根據(jù)載波偵聽多址訪問沖突檢測(cè)提供的信號(hào)，當(dāng)為總線空閑，允許發(fā)送，則啟動(dòng)發(fā)送?？偩€發(fā)送數(shù)據(jù)緩沖區(qū)將數(shù)據(jù)送并—串轉(zhuǎn)換電路形成串行序列。最后由總線端串行異步收發(fā)器經(jīng)異步串行總線接口BTX向通信總線發(fā)送總線傳輸幀。發(fā)送過程中采用“邊說邊聽”的方式確定是否發(fā)送成功，具體是由異步串行總線接口的BRX收到發(fā)送到總線的位序列和發(fā)送的位序列輸入到載波偵聽多址訪問沖突檢測(cè)電路比較是否一致。如果一致，則繼續(xù)發(fā)送；如果不一致則立即通知發(fā)送控制寄存器堆和錯(cuò)誤計(jì)數(shù)錯(cuò)誤處理電路，停止發(fā)送。如果錯(cuò)誤計(jì)數(shù)溢出，則進(jìn)行錯(cuò)誤處理，停止發(fā)送、產(chǎn)生出錯(cuò)標(biāo)志等。
相反，如果通信總線發(fā)來一傳輸幀序列，首先經(jīng)過異步串行總線接口BRX輸入到總線端串行異步收發(fā)器，還原為8位的位流，送串并轉(zhuǎn)換電路、循環(huán)冗余碼校驗(yàn)電路、超時(shí)檢查電路。串—并轉(zhuǎn)換后則存入總線接收數(shù)據(jù)緩沖區(qū)；循環(huán)冗余碼檢驗(yàn)電路得到結(jié)果后送接收控制寄存器堆，確定傳輸幀是否有效；超時(shí)檢查電路則提供幀序列是否結(jié)束的信號(hào)，使整個(gè)接收電路能夠準(zhǔn)確復(fù)位，進(jìn)入新的等待接收狀態(tài)。地址檢查電路則從總線接收數(shù)據(jù)緩沖區(qū)中提取目標(biāo)地址字段與本地地址比較，確定是發(fā)往本地的傳輸幀。由接收控制寄存器堆拷貝總線接收數(shù)據(jù)緩沖區(qū)中目標(biāo)地址、控制命令字和數(shù)據(jù)塊存入接口發(fā)送數(shù)據(jù)緩沖區(qū)。同時(shí)由累加和生成電路得到校驗(yàn)和，也存入接口發(fā)送數(shù)據(jù)緩沖區(qū)。在數(shù)據(jù)存入接收數(shù)據(jù)緩沖區(qū)后接收控制寄存器堆產(chǎn)生一個(gè)信號(hào)通知接口控制器，這時(shí)接口控制器要設(shè)置接收狀態(tài)寄存器的狀態(tài)，并同時(shí)產(chǎn)生一個(gè)信號(hào)去通知設(shè)備CPU設(shè)備CPU，在設(shè)備CPU響應(yīng)這個(gè)信號(hào)以后，從總線端收到的數(shù)據(jù)經(jīng)過接口控制器內(nèi)的并—串轉(zhuǎn)換電路，轉(zhuǎn)換成串行數(shù)據(jù)。設(shè)備CPU通過SPI接口就可以把收到的幀序列讀入。
幀特征字寄存器堆2是根據(jù)幀解包的結(jié)果，將代表幀的特征字存儲(chǔ)到相應(yīng)的寄存器堆，如命令字、幀長(zhǎng)度、源地址、目的地址、本地更新地址、本地更新控制寄存器等。接口發(fā)送控制寄存器堆是控制接口發(fā)送接口緩沖區(qū)控制電路2何時(shí)啟動(dòng)工作；判斷接口發(fā)送條件，啟動(dòng)發(fā)送；控制累加和生成(累加和生成模塊)；控制接口幀格式打包(幀格式打包1)?？偩€接收控制寄存器堆是校驗(yàn)接收幀正誤，判斷幀頭、幀尾，判斷循環(huán)冗余碼(循環(huán)冗余碼校驗(yàn)?zāi)K)，判斷信息位長(zhǎng)度，判斷接收超時(shí)(超時(shí)檢查模塊)，通過源地址、目的地址，判斷幀發(fā)送方向；監(jiān)察接口狀態(tài)，判斷是否向接口搬移幀信息；控制總線接收數(shù)據(jù)緩沖區(qū)控制模塊2何時(shí)啟動(dòng)工作。幀特征字寄存器堆模塊2根據(jù)幀解包的結(jié)果，將代表幀的特征字存儲(chǔ)到相應(yīng)的寄存器堆，如命令字、幀長(zhǎng)度、源地址、目的地址、本地更新地址、本地更新控制寄存器等。接口接收控制寄存器堆是校驗(yàn)接收幀正誤，判斷幀頭、幀尾，判斷累加和(累加和檢查模塊)，判斷幀長(zhǎng)度，判斷接收超時(shí)(超時(shí)檢查模塊)；監(jiān)察總線狀態(tài)，判斷是否向總線搬移幀信息；控制接口緩沖區(qū)控制電路1何時(shí)啟動(dòng)工作。總線發(fā)送控制寄存器堆是控制總線緩沖區(qū)控制模塊1何時(shí)啟動(dòng)工作；判斷總線發(fā)送條件，啟動(dòng)發(fā)送；控制循環(huán)冗余碼生成(循環(huán)冗余碼生成模塊)；控制總線幀格式打包(幀格式打包模塊)。數(shù)據(jù)緩沖區(qū)包含接口接收數(shù)據(jù)緩沖區(qū)、接口發(fā)送數(shù)據(jù)緩沖區(qū)、總線接收數(shù)據(jù)緩沖區(qū)、總線發(fā)送數(shù)據(jù)緩沖區(qū)4塊RAM，每塊大小為8*32bit。緩沖區(qū)控制電路用于產(chǎn)生數(shù)據(jù)緩沖區(qū)(RAM)的讀寫控制信號(hào)、讀寫地址和清空緩沖區(qū)信號(hào)。幀結(jié)構(gòu)解包模塊是根據(jù)不同類型幀結(jié)構(gòu)的特點(diǎn)，對(duì)幀數(shù)據(jù)進(jìn)行解包。幀結(jié)構(gòu)打包模塊是根據(jù)不同類型幀結(jié)構(gòu)的特點(diǎn)，對(duì)幀數(shù)據(jù)進(jìn)行打包。異步收發(fā)器(UART)模塊是接收和發(fā)送標(biāo)準(zhǔn)起止式字符結(jié)構(gòu)，一個(gè)起始位、8位數(shù)據(jù)位和一個(gè)停止位。如果字符結(jié)構(gòu)錯(cuò)誤，接口端自動(dòng)丟棄；總線端則進(jìn)行致命錯(cuò)誤檢測(cè)(致命錯(cuò)誤檢測(cè)模塊)應(yīng)答判斷模塊對(duì)接收的應(yīng)答幀進(jìn)行相應(yīng)的處理；對(duì)非應(yīng)答幀的校驗(yàn)結(jié)果進(jìn)行相應(yīng)的應(yīng)答處理；對(duì)芯片設(shè)置幀進(jìn)行應(yīng)答和軟復(fù)位(只有接口有此功能)；根據(jù)總線應(yīng)答情況控制接口啟動(dòng)發(fā)送傳輸應(yīng)答幀(只有總線有此功能)。載波監(jiān)聽、沖突檢測(cè)模塊用于實(shí)時(shí)監(jiān)聽總線，沖突檢測(cè)，判斷地址優(yōu)先級(jí)。采樣頻率為接口波特率的十六倍。致命錯(cuò)誤檢測(cè)電路是當(dāng)固定格式的字符結(jié)構(gòu)含有一個(gè)或多個(gè)非法位時(shí)，則檢測(cè)到一個(gè)形式錯(cuò)誤，當(dāng)累計(jì)到128個(gè)形式錯(cuò)誤時(shí)產(chǎn)生總線錯(cuò)誤(致命錯(cuò)誤)。并控制接口發(fā)送控制寄存器堆啟動(dòng)接口發(fā)送傳輸致命錯(cuò)誤幀。
本發(fā)明所述的控制網(wǎng)絡(luò)，是指把家庭范疇里個(gè)人計(jì)算機(jī)、家用電器、水電氣暖表、照明系統(tǒng)和安全系統(tǒng)連接在一起的一種局域網(wǎng)。其主要功能是集中控制局域網(wǎng)內(nèi)各種電器設(shè)備并把局域網(wǎng)接入外部網(wǎng)絡(luò)。
權(quán)利要求
1.有SPI接口的串行接口總線通信控制器，其特征在于它的構(gòu)成包括通信組件、數(shù)據(jù)緩沖處理單元1、接口控制器和SPI接口；通信組件包括總線部分和通信邏輯控制部分；總線部分的構(gòu)成包括總線端串行異步收發(fā)單元和與其相接的數(shù)據(jù)緩沖處理單元2；通信邏輯控制部分包括通信控制單元、錯(cuò)誤計(jì)數(shù)和錯(cuò)誤處理電路，載波偵聽多址訪問沖突監(jiān)測(cè)電路。
2.根據(jù)權(quán)利要求1所述的有SPI接口的串行接口總線通信控制器，其特征在于所述的總線端串行異步收發(fā)單元的構(gòu)成包括總線端串行異步收發(fā)器，與其相接的并—串轉(zhuǎn)換電路和串—并轉(zhuǎn)換電路；所述的數(shù)據(jù)緩沖處理單元2的構(gòu)成包括總線發(fā)送數(shù)據(jù)緩沖區(qū)和總線接收數(shù)據(jù)緩沖區(qū)；所述的通信控制單元包括，發(fā)送控制寄存器堆，循環(huán)冗余碼生成電路，接收控制寄存器堆，地址檢查電路，循環(huán)冗余碼校驗(yàn)電路，超時(shí)檢查電路；所述的數(shù)據(jù)緩沖處理單元1的構(gòu)成包括接口接收數(shù)據(jù)緩沖區(qū)和接口發(fā)送數(shù)據(jù)緩沖區(qū)。
3.根據(jù)權(quán)利要求2所述的有SPI接口的串行接口總線通信控制器，其特征在于所述的總線發(fā)送數(shù)據(jù)緩沖區(qū)包括數(shù)據(jù)緩沖區(qū)3、總線緩沖區(qū)控制電路1；總線接收數(shù)據(jù)緩沖區(qū)包括數(shù)據(jù)緩沖區(qū)4、總線緩沖區(qū)控制電路2；接收控制寄存器堆包括幀特征字寄存器堆2、接口發(fā)送控制寄存器堆、總線接收控制寄存器堆、應(yīng)答電路2和應(yīng)答電路4；發(fā)送控制寄存器堆包括幀特征字寄存器堆1、接口接收控制寄存器堆、總線發(fā)送控制寄存器堆、應(yīng)答電路1和應(yīng)答電路3；接口端串行異步收發(fā)器包括接口異步收發(fā)器、幀格式打包電路1、幀格式解包電路1；總線端串行異步收發(fā)器包括總線異步收發(fā)器、幀格式打包電路2、幀格式解包電路2。所述的接口接收數(shù)據(jù)緩沖區(qū)包括數(shù)據(jù)緩沖區(qū)1、接口緩沖區(qū)控制電路1，接口發(fā)送數(shù)據(jù)緩沖區(qū)包括數(shù)據(jù)緩沖區(qū)2、接口緩沖區(qū)控制電路2。
4.根據(jù)權(quán)利要求1、2或3所述的有SPI接口的串行接口總線通信控制器，其特征在于接口控制器的組成包括幀打包邏輯、幀解包邏輯、累加和生成、累加和校驗(yàn)邏輯；幀打包邏輯包括幀打包電路和并—串轉(zhuǎn)換電路，幀解包邏輯包括幀解包電路和串—并轉(zhuǎn)換電路。
全文摘要
本發(fā)明公開了一種有SPI接口的串行接口總線通信控制器。它的構(gòu)成包括通信組件、接口控制器和SPI(串行外設(shè)接口)接口；通信組件包括總線部分和通信邏輯控制部分；總線部分的構(gòu)成包括總線端串行異步收發(fā)單元和與其相接的數(shù)據(jù)緩沖處理單元2；通信邏輯控制部分包括通信控制單元、錯(cuò)誤計(jì)數(shù)和錯(cuò)誤處理電路，載波偵聽多址訪問沖突監(jiān)測(cè)電路。本發(fā)明在實(shí)現(xiàn)串行接口總線通信的同時(shí)，可以利用SPI接口的特點(diǎn)，簡(jiǎn)化設(shè)備端的CPU控制邏輯。為設(shè)備的使用者和生產(chǎn)廠家提供更大的方便，并且可以減少對(duì)設(shè)備CPU的資源占用。
文檔編號(hào)H04L29/02GK1964302SQ200510003278
公開日2007年5月16日 申請(qǐng)日期2005年11月11日 優(yōu)先權(quán)日2005年11月11日
發(fā)明者劉葉冰, 李筑, 謝后賢, 楊為民, 張琦, 黃鋒 申請(qǐng)人:貴州以太科技信息產(chǎn)業(yè)有限責(zé)任公司, 沈陽西東控制技術(shù)有限公司