專利名稱：一種異步傳輸模式(atm)適配層2(aal2)接口裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電信領(lǐng)域，具體涉及電信領(lǐng)域中與ATM(異步傳輸模式)應(yīng)用相關(guān)的一種AAL2(ATM適配層2)接口裝置。
AAL(ATM適配層)向應(yīng)用提供有用的服務(wù)，并將它們與在發(fā)送端將數(shù)據(jù)分割為信元、在接收端將信元重新組織為數(shù)據(jù)的機(jī)制隔離開來。為了在ATM網(wǎng)絡(luò)中支持低速、可變比特率的業(yè)務(wù)，1997年，ITU制定了AAL2(ATM適配層2)協(xié)議，規(guī)定了傳輸?shù)膸袷胶途幋a方法，其優(yōu)點(diǎn)是能夠在降低組包延遲的同時(shí)，提高信道帶寬的利用率。AAL2的基本思想是將多個(gè)用戶的數(shù)據(jù)封裝在一個(gè)AAL2信元中進(jìn)行傳輸，不同用戶采用不同的CID(信道標(biāo)識符)進(jìn)行區(qū)分。為了提高帶寬的利用率，盡可能的不發(fā)送空的AAL2信元。當(dāng)一個(gè)用戶數(shù)據(jù)不能夠填充滿最后一個(gè)信元時(shí)，AAL2采用了定時(shí)等待技術(shù)，允許等待一定的時(shí)間。由于AAL2是多個(gè)用戶的復(fù)用，因此可能有其它用戶數(shù)據(jù)到來，填充滿一個(gè)信元。根據(jù)統(tǒng)計(jì)，對于語音通信，當(dāng)用戶數(shù)目大于60，平均打包延遲時(shí)間2毫秒時(shí)，信道的利用率就能夠達(dá)到90％以上。
由于ITU AAL2適配層協(xié)議出現(xiàn)的相對比較晚，目前市場上沒有合適的專用芯片。一些芯片附帶有AAL2組包和解包的功能，但是這些芯片的功能復(fù)雜，不是專門處理AAL2協(xié)議的芯片，支持ATM VPI/VCI(虛路徑識別/虛信道識別)連接數(shù)目很少，支持的用戶數(shù)目也較少。AAL2適配層是對信元的操作，在155Mbps的STM-1通信鏈路上，每個(gè)信元的持續(xù)時(shí)間不超過3個(gè)us，因此采用軟件和硬件相結(jié)合的方法，比如使用Motorola公司的通信處理器8260完成AAL2適配層協(xié)議，不能夠達(dá)到很高的性能，特別是軟件硬件接口上數(shù)據(jù)傳輸?shù)南拗疲荒軌驖M足大流量和實(shí)時(shí)性要求。
根據(jù)ITU 363.2協(xié)議的規(guī)定，AAL2適配層CPS(公共部分子層)處理分為發(fā)送組包和接收解包兩個(gè)過程。對于發(fā)送過程，接收上層傳遞過來的業(yè)務(wù)數(shù)據(jù)單元，添加分組頭，形成CPS分組，將多個(gè)CPS分組封裝成47字節(jié)的數(shù)據(jù)包，再附加一個(gè)字節(jié)的STF(起始域)形成CPS PDU(公共部分子層協(xié)議數(shù)據(jù)單元)，最后添加5個(gè)字節(jié)的信元頭，形成AAL2信元。在發(fā)送過程中，為了提高帶寬的利用率，盡可能將CPS分組填充滿一個(gè)AAL2信元。如果當(dāng)前的CPS分組不能夠填充滿信元，則需要等待后繼分組。為了控制等待時(shí)間，在等待的時(shí)候，啟動定時(shí)器Timer_CU。當(dāng)定時(shí)器超時(shí)后，不再繼續(xù)等待，將不足47字節(jié)的部分填充為0，形成AAL2信元，通過接口發(fā)送。
對于接收解包過程，從AAL2信元中提取CPS分組，如果上次存在分組未提取完畢，需要和該信元中的數(shù)據(jù)組合在一起，形成完整的CPS分組；對分組頭部進(jìn)行CRC校驗(yàn)，檢查CPS分組頭部各個(gè)參數(shù)區(qū)域的有效性，設(shè)計(jì)完善的錯誤處理過程；提取CPS分組中的凈荷，交給上層處理。
中國專利申請01136728.8公開了一種AAL2公共部分子層接收端裝置，該裝置通過FPGA(現(xiàn)場可編程門陣列)或ASIC(專用集成電路)設(shè)計(jì)、采用硬件邏輯電路實(shí)現(xiàn)AAL2 CPS(公共部分子層)接收端功能。它主要由信元讀入裝置、CPS-SDU重組裝置、CPS-SDU輸出緩沖及控制裝置和出錯處理裝置組成。
另外，中國專利01136727.X還公開了一種AAL2公共部分子層發(fā)送端裝置，該裝置同樣通過FPGA(現(xiàn)場可編程門陣列)或ASIC(專用集成電路)設(shè)計(jì)、采用硬件邏輯電路實(shí)現(xiàn)AAL2 CPS(公共部分子層)發(fā)送端功能。它主要由輸入控制裝置、數(shù)據(jù)預(yù)處理裝置、封裝控制裝置、輸出控制裝置和定時(shí)裝置組成。
本發(fā)明提供了一種異步傳輸模式(ATM)適配層2(AAL2)接口裝置，用于實(shí)現(xiàn)AAL2公共部分子層的發(fā)送和接收功能，該裝置包括CPS SDU(公共部分子層業(yè)務(wù)數(shù)據(jù)單元)接口裝置，用于與高層(即AAL2業(yè)務(wù)應(yīng)用層)和管理層之間交互信息，接收高層發(fā)送的高層數(shù)據(jù)包和所述管理層的管理命令；AAL2信元接口裝置，用于與ATM(異步傳輸模式)層之間交互信息，實(shí)現(xiàn)UTOPIA II接口規(guī)范發(fā)送和接收部分；發(fā)送處理裝置，分別通過不同通道耦合到所述CPS SDU發(fā)送接口裝置和所述AAL2信元接口裝置，用于將所述CPS SDU接口裝置接收的所述高層數(shù)據(jù)包形成AAL2信元；接收處理裝置，分別通過不同通道耦合到所述CPS SDU發(fā)送接口裝置和所述AAL2信元接口裝置，用于將所述ATM層的AAL2信元重組為高層數(shù)據(jù)包；
接口環(huán)回裝置，分別通過不同通道耦合到所述發(fā)送處理裝置和所述接收處理裝置，用于控制將所述發(fā)送處理裝置中形成的所述AAL2信元直接耦合到所述接收處理裝置或者傳送到所述AAL2接口裝置。
可選地，所述裝置還包括外部接口，其中，與ATM(異步傳輸模式)層之間的接口包括UTOPIA LEVEL2(ATM Level2通用測試及操作物理層接口)接口；與管理層之間的接口包括存儲器接口；與高層(即AAL2業(yè)務(wù)應(yīng)用層)之間的接口包括存儲器接口和PCI(外設(shè)部件互聯(lián)接口)接口。
優(yōu)選地，所述發(fā)送處理裝置和所述接收處理裝置共享外接RAM和輔助查找芯片，所述輔助查找芯片用于根據(jù)VPI/VCI/CID(虛路徑標(biāo)識/虛信道標(biāo)識/信道標(biāo)識符)查找連接配置參數(shù)；所述的AAL2接口裝置，還包括輔助芯片查找控制裝置和外部RAM讀寫控制裝置，其中，所述輔助助芯片查找控制裝置用于所述發(fā)送處理裝置和所述接收處理裝置與所述輔助查找芯之間的接口，所述外部RAM讀寫控制裝置用于所述發(fā)送處理裝置和所述接收處理裝置與所述共享外接RAM之間的接口。
可選地，所述發(fā)送處理裝置還包括CPS分組發(fā)送處理裝置，用于將接收的高層數(shù)據(jù)包形成完整的CPS分組；AAL2信元發(fā)送控制裝置，用于從所述CPS分組發(fā)送處理裝置中取得所述CPS分組，形成并發(fā)送完整的AAL2信元。
可選地，所述AAL2信元發(fā)送控制裝置還包括發(fā)送控制裝置，用于從所述CPS分組發(fā)送處理裝置中獲得所述CPS分組，形成并發(fā)送完整的所述AAL2信元；發(fā)送調(diào)度裝置，用于向所述發(fā)送控制裝置下發(fā)發(fā)送請求，控制所述AAL2信元的形成和發(fā)送。
可選地，所述發(fā)送控制裝置還包括CPS分組頭處理子裝置和CPS分組載荷處理子裝置，其中，所述CPS分組頭處理子裝置讀入所述CPS分組的頭部數(shù)據(jù)并向所述發(fā)送調(diào)度裝置送出指針和載荷長度信息，當(dāng)所述發(fā)送調(diào)度裝置決定發(fā)送時(shí)，由所述CPS分組載荷處理子裝置形成完整的所述AAL2信元。
特別地，所述發(fā)送調(diào)度裝置還包括一個(gè)定時(shí)器池，用于控制PVC(永久虛通道)連接數(shù)目增加時(shí)CPS分組形成所述AAL2信元的等待時(shí)間。
可選地，所述定時(shí)器池中定時(shí)器的數(shù)目為1024。
可選地，所述接收處理裝置還包括接收控制裝置，用于將收到的所述AAL2信元進(jìn)行處理，獲得每個(gè)用戶的CPS分組；CPS分組接收處理裝置，與所述接收控制裝置之間采用FIFO緩沖接口，用于根據(jù)VPI/VCI/CID填充高層數(shù)據(jù)包，并將所述高層數(shù)據(jù)包傳送到下一級。
可選地，所述接收控制裝置還包括AAL2接口控制子裝置，用于實(shí)現(xiàn)與其它裝置之間的接口時(shí)序，所述AAL2接口控制子裝置包括四個(gè)接口與所述接口環(huán)回裝置之間的接口、與所述CPS分組接收處理裝置之間的接口、與所述輔助查找芯片控制裝置之間的接口、與外部RAM讀寫控制裝置之間的接口；AAL2接收控制子裝置，用于從所述AAL2信元中恢復(fù)CPS分組。
可選地，所述裝置采用硬件FPGA(現(xiàn)場可編程門陣列)或者ASIC(專用集成電路)實(shí)現(xiàn)AAL2 CPS子層的發(fā)送和接收功能。
利用本發(fā)明，可以完成AAL2 CPS的發(fā)送端和接收端的功能，實(shí)現(xiàn)在AAL2層的交換，并且通過定時(shí)器池技術(shù)，克服了硬件芯片內(nèi)部RAM資源受限的問題，解決了由于ATM連接數(shù)目和支持AAL2連接數(shù)目的增加帶來的硬件實(shí)現(xiàn)上的困難，降低設(shè)備的成本和復(fù)雜性。
首先參照

圖1，圖1描述了本發(fā)明的優(yōu)選實(shí)施例AAL2(ATM適配層2)接口裝置結(jié)構(gòu)示意圖，該裝置采用硬件FPGA/ASIC實(shí)現(xiàn)AAL2 CPS子層的功能，發(fā)送過程和接收過程在一個(gè)芯片中實(shí)現(xiàn)，也可以和其它功能集成在一個(gè)芯片中。
在本發(fā)明中，圖中所示CPS SDU(公共部分子層業(yè)務(wù)數(shù)據(jù)單元)發(fā)送接口裝置101和CPS SDU接收接口裝置110集成為CPS SDU接口裝置；AAL2信元發(fā)送接口裝置和AAL2信元接收接口裝置集成為AAL2信元接口裝置；CPS分組發(fā)送處理裝置102和AAL2信元發(fā)送控制裝置(包括發(fā)送控制裝置103和發(fā)送調(diào)度裝置104)集成為發(fā)送處理裝置；接收控制裝置108和CPS分組接收處理裝置109集成為接收處理裝置。
下面詳細(xì)介紹各裝置的接口關(guān)系和技術(shù)特征一、CPS SDU接口裝置該裝置用于與高層(即AAL2業(yè)務(wù)應(yīng)用層)和管理層之間交互信息，包括CPS SDU發(fā)送接口裝置101和CPS SDU接收接口裝置110。
該裝置與管理層之間的控制接口采用存儲器接口，實(shí)現(xiàn)方式可以選擇使用雙口RAM作為緩沖；或者直接使用芯片的內(nèi)部RAM。與高層的接口可以根據(jù)需要，選擇使用以下幾種接口方式存儲器接口、PCI接口或者其它接口方式。如果使用存儲器接口，可以與管理層之間的接口合并。如果使用PCI接口，則可以直接掛接到系統(tǒng)PCI總線上。
該裝置與管理層和高層之間交互的最小信息單元為數(shù)據(jù)包，這些數(shù)據(jù)包分為高層數(shù)據(jù)包和管理命令，所述管理命令包括輔助查找芯片設(shè)置命令、ATM參數(shù)設(shè)置命令、ATM參數(shù)查詢命令、內(nèi)部環(huán)回和UTOPIA地址設(shè)置命令、軟件復(fù)位命令。不同的數(shù)據(jù)包通過數(shù)據(jù)包的類型字段區(qū)分。
參照圖2，圖2描述了上述CPS SDU發(fā)送接口裝置101接收的高層(AAL2業(yè)務(wù)應(yīng)用層)數(shù)據(jù)包的格式，該數(shù)據(jù)包包括兩部分?jǐn)?shù)據(jù)包頭部參數(shù)和一個(gè)完整的AAL2的CPS SDU(公共部分子層業(yè)務(wù)數(shù)據(jù)單元)，頭部參數(shù)占32比特，參數(shù)分別為用戶ID(標(biāo)識碼)，占16比特；數(shù)據(jù)包長度，占8比特；UUI(用戶到用戶的指示)，占5比特。
下面，對上述管理命令進(jìn)行詳細(xì)說明輔助查找芯片設(shè)置命令用于設(shè)置索引表項(xiàng)的內(nèi)容，索引表項(xiàng)有兩種格式，參見圖3，其中，結(jié)構(gòu)1用于根據(jù)ATM連接PVC，查找ATM連接其它參數(shù)設(shè)置；結(jié)構(gòu)2用于根據(jù)用戶ID，查找對應(yīng)的AAL2連接VPI/VCI/CID參數(shù)，或者根據(jù)AAL2連接的VPI/VCI/CID參數(shù)，查找用戶ID。
ATM參數(shù)設(shè)置命令用于設(shè)置ATM參數(shù)，該命令包含的參數(shù)有該連接分配的查找表項(xiàng)索引、GFC/PTI/CLP(一般流量控制/信元類型/信元丟失優(yōu)先級)參數(shù)、連接超時(shí)定時(shí)器數(shù)值。
ATM參數(shù)查詢命令用于讀取該連接上的統(tǒng)計(jì)信息，參數(shù)為該連接分配的查找表項(xiàng)索引，該命令的返回結(jié)果為發(fā)送信元的數(shù)目、接收信元的數(shù)目、接收錯誤信元的數(shù)目等連接統(tǒng)計(jì)相關(guān)的參數(shù)。
內(nèi)部環(huán)回和UTOPIA地址設(shè)置命令用于設(shè)置是否使用內(nèi)部環(huán)回(使用內(nèi)部環(huán)回用于對芯片進(jìn)行測試)和UTOPIA地址，命令中包含參數(shù)是否使用環(huán)回和兩個(gè)UTOPIA端口的地址。
對于上述管理命令，CPS SDU發(fā)送接口裝置101直接控制執(zhí)行；對于高層數(shù)據(jù)包，CPS SDU發(fā)送接口裝置101分離開此數(shù)據(jù)包，交給CPS分組發(fā)送處理裝置102處理。兩個(gè)裝置之間采用FIFO(先進(jìn)先出)進(jìn)行緩沖，F(xiàn)IFO使用FPGA(現(xiàn)場可編程門陣列)或者ASIC(專用集成電路)內(nèi)部的RAM實(shí)現(xiàn)。
CPS SDU接收接口裝置110與高層之間交互的數(shù)據(jù)包的結(jié)構(gòu)與CPS SDU發(fā)送接口裝置101與高層之間交互的數(shù)據(jù)包的結(jié)構(gòu)相同(參見圖2)，在此不再詳細(xì)描述。
二、AAL2信元接口裝置該裝置用于與ATM(異步傳輸模式)層之間交互信息，實(shí)現(xiàn)UTOPIA II接口規(guī)范發(fā)送和接收部分，包括AAL2信元發(fā)送接口裝置105和AAL2信元接收接口裝置106。其中，AAL2信元發(fā)送接口裝置105實(shí)現(xiàn)UTOPIA II接口規(guī)范發(fā)送部分，該裝置與接口環(huán)回裝置107之間采用FIFO進(jìn)行緩沖；AAL2信元接收接口裝置106實(shí)現(xiàn)UTOPIA II接口規(guī)范接收部分，該裝置與接收控制裝置107之間采用FIFO進(jìn)行緩沖，根據(jù)接口規(guī)范，得到接口上的AAL2信元，填充到AAL2信元FIFO隊(duì)列中。
三、發(fā)送處理裝置該裝置用于將上述CPS SDU發(fā)送接口裝置101接收的所述高層數(shù)據(jù)包形成AAL2信元，包括CPS分組發(fā)送處理裝置102和AAL2信元發(fā)送控制裝置，在本發(fā)明中，發(fā)送控制裝置103和發(fā)送調(diào)度裝置104集成為所述AAL2信元發(fā)送控制裝置。
下面分別介紹各裝置的技術(shù)特征1、CPS分組發(fā)送處理裝置102CPS分組發(fā)送處理裝置102根據(jù)高層數(shù)據(jù)包中的用戶ID，查找該用戶對應(yīng)的ATM PVC和CID等連接參數(shù)，校驗(yàn)該ATM連接是否已經(jīng)建立，如果出現(xiàn)錯誤，則丟棄當(dāng)前的數(shù)據(jù)包；否則，根據(jù)數(shù)據(jù)中的長度、UUI、CID計(jì)算分組頭部的CRC(循環(huán)冗余校驗(yàn))，形成完整的CPS分組，交給發(fā)送控制裝置103進(jìn)行處理。兩個(gè)裝置之間采用FIFO接口，F(xiàn)IFO中的數(shù)據(jù)包格式參見圖4，F(xiàn)IFO中存放多個(gè)數(shù)據(jù)包，每個(gè)數(shù)據(jù)包是一個(gè)完整的CPS分組和數(shù)據(jù)包頭。數(shù)據(jù)包頭部包含ATM VPI/VCI、CPS分組長度字段。ATM VPI/VCI用于發(fā)送控制裝置103組裝AAL2信元。處理流程參見圖5，圖5描述了本發(fā)明AAL2接口裝置中的CPS分組發(fā)送處理裝置根據(jù)高層數(shù)據(jù)包形成完整的CPS分組的處理流程
首先在步驟51，從輸入FIFO中讀取高層數(shù)據(jù)包頭部參數(shù)，得到用戶ID、發(fā)送數(shù)據(jù)包長度和UUI等參數(shù)然后，進(jìn)到步驟52，根據(jù)用戶ID檢索輔助查找芯片，如果沒有找到，則說明連接沒有建立或者已經(jīng)刪除，此時(shí)進(jìn)到步驟53，丟棄輸入FIFO中的用戶數(shù)據(jù)；如果找到，則得到VPI/VCI、CID等參數(shù)，此時(shí)進(jìn)到步驟54，從輔助查找芯片中得到CID參數(shù)，完成AAL2分組頭部的CRC校驗(yàn)，得到校驗(yàn)結(jié)果；然后，進(jìn)到步驟55，填充AAL2分組頭部區(qū)域，將AAL2分組頭部三個(gè)字節(jié)寫到輸出FIFO中；進(jìn)到步驟56，將用戶的數(shù)據(jù)從輸入FIFO轉(zhuǎn)移到輸出FIFO中；然后返回步驟51，繼續(xù)處理下一個(gè)用戶的數(shù)據(jù)包。
2、AAL2信元發(fā)送控制裝置該裝置包括發(fā)送控制裝置103和發(fā)送調(diào)度裝置104，發(fā)送調(diào)度裝置104內(nèi)部還包括一個(gè)定時(shí)器池，該定時(shí)器池中有多個(gè)定時(shí)器，用于控制PVC(永久虛通道)連接數(shù)目增加時(shí)CPS分組形成AAL2信元的等待時(shí)間。發(fā)送控制裝置103與上述CPS分組發(fā)送處理裝置102之間采用FIFO進(jìn)行緩沖，從輸入FIFO中取得數(shù)據(jù)包，根據(jù)VPI/VCI(虛路徑標(biāo)識/虛信道標(biāo)識)參數(shù)得到需要發(fā)送的ATM連接，與發(fā)送調(diào)度裝置104相配合，形成完整的AAL2信元。形成的AAL2信元在兩種條件下可以發(fā)送該ATM連接上的數(shù)據(jù)能夠填充完一個(gè)AAL2信元；或者該連接上面的定時(shí)器(即從上述定時(shí)器池中分配給該連接，用于控制該連接上CPS分組形成AAL2信元的等待時(shí)間的定時(shí)器)超時(shí)，這兩種情況由發(fā)送調(diào)度裝置104進(jìn)行裁決處理。
下面詳細(xì)描述由定時(shí)器池中的定時(shí)器控制AAL2信元的發(fā)送過程一般情況下，在AAL2信元的發(fā)送過程中，為了提高帶寬的利用率，盡可能將CPS分組數(shù)據(jù)填充滿一個(gè)AAL2信元。如果當(dāng)前的CPS分組數(shù)據(jù)不能夠填充滿一個(gè)AAL2信元，則需要等待后繼分組。為了控制等待時(shí)間，需要利用發(fā)送控制定時(shí)器Timer_CU，Timer_CU是AAL2 CPS發(fā)送控制定時(shí)器，當(dāng)CPS分組不能夠完整填充一個(gè)AAL2信元時(shí)，啟動該定時(shí)器。如果在定時(shí)器超時(shí)之前，有新的CPS分組需要發(fā)送，則與上次沒有發(fā)送完畢的數(shù)據(jù)組合在一起，形成一個(gè)完整的AAL2信元。如果定時(shí)器超時(shí)，則不再等待新的CPS分組，將剩余的數(shù)據(jù)封裝成一個(gè)AAL2信元，并填充剩余字節(jié)發(fā)送。Timer_CU的引入，使ATM適配層2在提高帶寬利用率的同時(shí)，能夠保證延遲的最大時(shí)間。由于硬件實(shí)現(xiàn)上的限制，當(dāng)支持的ATM PVC連接數(shù)目增加的時(shí)候，定時(shí)器Timer_CU的實(shí)現(xiàn)是一個(gè)關(guān)鍵的技術(shù)。
采用硬件實(shí)現(xiàn)AAL2適配層協(xié)議，比較困難的是設(shè)置和管理定時(shí)器。定時(shí)器周期刷新，操作頻率較高，其實(shí)現(xiàn)需要采用FPGA或者ASIC內(nèi)部RAM。每個(gè)ATM連接PVC都可能啟動一個(gè)發(fā)送定時(shí)器，因此Timer_CU定時(shí)器的數(shù)目與建立的ATM連接數(shù)目密切相關(guān)。當(dāng)連接的數(shù)目增加時(shí)，定時(shí)器的數(shù)目增加，由于一般FPGA內(nèi)部的RAM有限，并且讀寫存在一定的時(shí)間周期，因此實(shí)現(xiàn)起來存在一定的技術(shù)難度。
為了提高對帶寬的利用率，AAL2組包允許存在一定的延遲，因此，只要在定時(shí)器超時(shí)之前，能夠再次輪詢到該定時(shí)器，就能夠滿足發(fā)送的要求。根據(jù)這一點(diǎn)，本發(fā)明采用了定時(shí)器池技術(shù)。
由于FPGA內(nèi)部RAM大小和讀寫速度的限制，不可能做到為每個(gè)PVC連接設(shè)置一個(gè)定時(shí)器，因此，需要設(shè)置一定數(shù)目的定時(shí)器，當(dāng)PVC上有數(shù)據(jù)需要發(fā)送時(shí)，首先申請其中一個(gè)定時(shí)器。
定時(shí)器的數(shù)目設(shè)置與發(fā)送帶寬的利用率和支持的PVC數(shù)目相關(guān)，很明顯，如果定時(shí)器的數(shù)目越小，則循環(huán)查詢定時(shí)器的間隔越短，這樣，只要存在超時(shí)的定時(shí)器，則不需要等待即可發(fā)送，但是，這種情況支持的PVC連接數(shù)目將減少(由于PVC發(fā)送需要申請定時(shí)器，如果沒有定時(shí)器，則需要等待，因此定時(shí)器數(shù)目設(shè)置較少時(shí)，支持PVC連接的數(shù)目越少)。如果定時(shí)器數(shù)目設(shè)置的較多，則情況正好相反。因此，需要給定時(shí)器池中的定時(shí)器設(shè)定一個(gè)合適的數(shù)目。
根據(jù)硬件實(shí)現(xiàn)的特性可知定時(shí)器讀操作需要首先發(fā)送單元的地址，然后才能夠得到數(shù)據(jù)，需要兩個(gè)時(shí)鐘周期，定時(shí)器的寫操作同時(shí)給出地址和數(shù)據(jù)，這樣對一個(gè)定時(shí)器的完整的讀寫操作需要3個(gè)時(shí)鐘周期，修改定時(shí)器計(jì)數(shù)，需要1個(gè)時(shí)鐘周期，這樣，對一個(gè)定時(shí)器的完整的操作，需要4個(gè)時(shí)鐘周期。如果內(nèi)部采用50M的時(shí)鐘頻率，則定時(shí)器操作一次的時(shí)間為80ns。
ATM采用STM-1(同步傳輸模式1)接口，傳輸速率155Mbps，發(fā)送一個(gè)AAL2信元需要的時(shí)間為2.7us。如果一個(gè)PVC連接需要發(fā)送數(shù)據(jù)，則需要申請定時(shí)器，如果此時(shí)定時(shí)器全部占用，則該P(yáng)VC連接必須等到一個(gè)定時(shí)器超時(shí)釋放之后才能夠發(fā)送，最長的等待時(shí)間可能是定時(shí)器設(shè)定的時(shí)間，該時(shí)間在ITU協(xié)議中建議是5ms。如果該P(yáng)VC連接數(shù)據(jù)不能夠發(fā)送，則會阻塞后續(xù)其它PVC數(shù)據(jù)的發(fā)送。因此在設(shè)計(jì)時(shí)，需要控制發(fā)生阻塞后的最大時(shí)間間隔。
設(shè)定時(shí)器數(shù)目為Tn，定時(shí)器最大時(shí)間長度均勻分布在0-5ms之內(nèi)。下面通過計(jì)算可以看出由于定時(shí)器數(shù)目引起的發(fā)送效率的損失。
連接PVC設(shè)定定時(shí)器，等待超時(shí)發(fā)送，最短等待時(shí)間是定時(shí)器數(shù)值剛剛超時(shí)，則掃描到該定時(shí)器，此時(shí)不需要附加額外的等待時(shí)間，直接進(jìn)行發(fā)送；最長等待時(shí)間是定時(shí)器剛剛掃描過即超時(shí)，此時(shí)需要等待下一次掃描到該定時(shí)器之后才可以發(fā)送，需要附加的等待時(shí)間為Tn*80ns。由于是均勻的，則平均需要附加的等待時(shí)間為Tn*80ns/2。由于每個(gè)連接設(shè)定的平均等待時(shí)間為2.5毫秒，因此帶寬利用率損失為Tn*80/2/2500000?？梢缘贸鋈缦滤镜亩〞r(shí)器數(shù)目與帶寬損失率的對應(yīng)關(guān)系

由于上述計(jì)算的前提是沒有連接上新的數(shù)據(jù)發(fā)送，如果有新數(shù)據(jù)發(fā)送，則不需要等待定時(shí)器超時(shí)，就可以通過接口發(fā)送出去，因此帶寬的實(shí)際損失率小于上面的數(shù)值。
當(dāng)連接PVC有數(shù)據(jù)發(fā)送，但是由于定時(shí)器數(shù)目的限制，目前不存在定時(shí)器可以使用，因此發(fā)送需要等待，最長的等待時(shí)間也是一個(gè)重要的指標(biāo)。最長的等待時(shí)間決定了發(fā)送的最大延遲。
當(dāng)沒有空閑定時(shí)器時(shí)，需要等待一個(gè)超時(shí)的定時(shí)器釋放之后，才能夠發(fā)送，最佳情況是不用等待，馬上存在超時(shí)的定時(shí)器。由于定時(shí)器是隨著需要發(fā)送數(shù)據(jù)的到來設(shè)置的，每個(gè)數(shù)據(jù)到來的時(shí)間間隔可以認(rèn)為是信元的間隔，為2.7us，在均勻情況下，每個(gè)定時(shí)器之間的時(shí)間差為2.7us，則定時(shí)器總的時(shí)間差為Tn*2.7us。由于平均等待時(shí)間為2.5ms，因此，當(dāng)Tn*2.7us小于2.5ms時(shí)候，由于定時(shí)器數(shù)目引起的發(fā)送的等待時(shí)間為2.5ms-Tn*2.7us。當(dāng)Tn*2.7us大于2.5毫秒的時(shí)候，不需要等待，馬上就可以得到一個(gè)超時(shí)的定時(shí)器。
綜合上面的分析可以看出，當(dāng)Tn為1024時(shí)，是一個(gè)比較合適的數(shù)值，此時(shí)帶寬損失率小于1.6％，而且基本上不存在由于定時(shí)器緩沖區(qū)不足引起的發(fā)送等待問題。提高FPGA或者ASCI內(nèi)部運(yùn)行頻率和內(nèi)部RAM操作速度，或者采用對定時(shí)器分隊(duì)列掃描的方法，可以進(jìn)一步減少帶寬損失。
為了使本領(lǐng)域的技術(shù)人員更好地了解發(fā)送控制裝置103和發(fā)送調(diào)度裝置104的技術(shù)特征，下面分別對發(fā)送控制裝置103及發(fā)送調(diào)度裝置104作更進(jìn)一步的說明(1)發(fā)送控制裝置103發(fā)送控制裝置103與外部RAM之間通過外部RAM讀寫控制裝置112接口，與輔助查找芯片之間通過輔助查找芯片控制裝置111接口，發(fā)送控制裝置103判斷是否存在新的數(shù)據(jù)到達(dá)，向發(fā)送調(diào)度裝置104提供新的CPS分組信息，接收來自發(fā)送調(diào)度裝置的發(fā)送請求，填充AAL2信元的起始域，組裝AAL2信元，并輸出到FIFO中。
參照圖6，圖6描述了本發(fā)明AAL2接口裝置中的發(fā)送控制裝置103的組成，由圖可見，發(fā)送控制裝置103又進(jìn)一步劃分為CPS分組頭處理子裝置601和CPS分組載荷處理子裝置602，其中CPS分組頭處理子裝置601讀入CPS分組的頭部數(shù)據(jù)，其中有該數(shù)據(jù)包對應(yīng)的VCI/VPI參數(shù)，CPS分組長度。根據(jù)VCI/VPI，通過輔助查找芯片查找ATM GFC/PTI/CLP(一般流量控制/信元類型/信元丟失優(yōu)先級)參數(shù)和定時(shí)器。如果找到，則向發(fā)送調(diào)度裝置104送出查出的定時(shí)器和CPS長度信息，由調(diào)度裝置決策是否發(fā)送；否則向發(fā)送調(diào)度裝置104發(fā)出申請定時(shí)器請求，等待分配定時(shí)器。
如果發(fā)送調(diào)度裝置104決定發(fā)送，CPS分組載荷處理子裝置602首先從輸入FIFO中讀取信息，形成AAL2信元頭，將形成的結(jié)果寫入輸出AAL2信元FIFO。判斷上次是否存在未發(fā)送完的數(shù)據(jù)，如果有，則讀出上次未發(fā)送完的數(shù)據(jù)并寫入到輸出FIFO中，然后接著處理本次需要發(fā)送的數(shù)據(jù)。如果處理完畢，存在剩余的數(shù)據(jù)不能夠填充一個(gè)完整的AAL2信元，則申請定時(shí)器，將數(shù)據(jù)寫入外部RAM中，等待定時(shí)器超時(shí)或者該連接上有新的數(shù)據(jù)到來。
(2)發(fā)送調(diào)度裝置104參照圖7，圖7是本發(fā)明AAL2接口裝置中的發(fā)送調(diào)度裝置104的組成方框圖，該裝置包括六個(gè)子裝置基準(zhǔn)定時(shí)器子裝置701、發(fā)送字節(jié)數(shù)增加控制子裝置702、定時(shí)器刷新子裝置703、定時(shí)器釋放子裝置704、定時(shí)器分配子裝置705、發(fā)送調(diào)度處理子裝置706。
下面分別詳細(xì)介紹這六個(gè)子裝置的功能及技術(shù)特征基準(zhǔn)定時(shí)器子裝置701耦合到定時(shí)器刷新子裝置703，對時(shí)鐘進(jìn)行計(jì)數(shù)，周期產(chǎn)生計(jì)數(shù)脈沖，觸發(fā)定時(shí)器刷新子裝置703動作。
定時(shí)器刷新子裝置703與發(fā)送調(diào)度處理子裝置706之間和定時(shí)器分配子裝置705之間分別采用FIFO進(jìn)行數(shù)據(jù)緩沖，定時(shí)器刷新子裝置703依次掃描定時(shí)器隊(duì)列，判斷是否存在超時(shí)的定時(shí)器或者空閑定時(shí)器緩沖區(qū)。如果存在超時(shí)定時(shí)器，則放入待發(fā)送隊(duì)列，由發(fā)送調(diào)度處理子裝置706申請發(fā)送；如果存在空閑的定時(shí)器緩沖區(qū)，則放入空閑定時(shí)器隊(duì)列，便于定時(shí)器分配子裝置705進(jìn)行定時(shí)器的分配。
發(fā)送字節(jié)數(shù)增加控制子裝置702耦合到定時(shí)器刷新子裝置703，接收來自圖1所示的本發(fā)明AAL2接口裝置中的發(fā)送控制裝置103的新CPS分組信息，判斷該分組與上次沒有發(fā)送完畢的數(shù)據(jù)長度之和是否大于一個(gè)AAL2信元，如果大于，則通知發(fā)送調(diào)度處理子裝置706申請發(fā)送；否則通知發(fā)送控制裝置103，將新CPS分組數(shù)據(jù)保存到外部的RAM。
定時(shí)器釋放子裝置704耦合到定時(shí)器刷新子裝置703，用于清除定時(shí)器緩沖區(qū)中的內(nèi)容，同時(shí)將釋放的定時(shí)器放入空閑定時(shí)器隊(duì)列。
定時(shí)器分配子裝置705與定時(shí)器刷新子裝置703和定時(shí)器釋放子裝置704之間采用同一個(gè)FIFO進(jìn)行進(jìn)行數(shù)據(jù)緩沖，所述FIFO中存放空閑定時(shí)器隊(duì)列，定時(shí)器分配子裝置705接收來自圖1所示的本發(fā)明AAL2接口裝置中的發(fā)送控制裝置103的請求，分配空閑定時(shí)器。
發(fā)送調(diào)度處理子裝置706與定時(shí)器刷新子裝置703之間采用FIFO進(jìn)行數(shù)據(jù)緩沖，所述FIFO中存放待發(fā)送隊(duì)列，發(fā)送調(diào)度處理子裝置706根據(jù)待發(fā)送隊(duì)列中的定時(shí)器，請求圖1所示的本發(fā)明AAL2接口裝置中的發(fā)送控制裝置103發(fā)送AAL2信元。
四、接收處理裝置該裝置用于將所述ATM層的AAL2信元重組為高層數(shù)據(jù)包，包括接收控制裝置108和CPS分組接收處理裝置109。
下面分別介紹各裝置的技術(shù)特征1、接收控制裝置108接收控制裝置108與接口環(huán)回裝置107之間采用FIFO進(jìn)行數(shù)據(jù)緩沖，F(xiàn)IFO中存放接收到的AAL2信元。該裝置的功能是將收到的AAL2信元進(jìn)行處理，得到每個(gè)用戶的CPS分組。由于用戶的數(shù)據(jù)可能在兩個(gè)信元中，因此，該裝置需要外部存儲器的支持。該裝置對CPS分組進(jìn)行校驗(yàn)，如果出現(xiàn)錯誤，則丟棄，并進(jìn)行記錄。
參照圖8，圖8是接收控制裝置108的組成方框圖。由圖8可見，接收控制裝置108由AAL2接口控制子裝置801和AAL2接收控制子裝置802組成其中，AAL2接口控制子裝置801包括四個(gè)接口，參見圖9，圖9詳細(xì)描繪了這四個(gè)接口，分別為與圖1所示的AAL2接口裝置中的接口環(huán)回裝置107之間的接口901；與CPS分組接收處理裝置109之間的接口902；與輔助查找芯片控制裝置111之間的接口903；與外部RAM讀寫控制裝置112之間的接口904。輔助查找芯片控制裝置111用來對從AAL2信元中提取出的VPI/VCI/CID進(jìn)行查詢，返回指向索引參數(shù)的地址；通過索引參數(shù)地址計(jì)算出存放當(dāng)前VPI/VCI所對應(yīng)的前一次未恢復(fù)完的AAL2分組數(shù)據(jù)的外部RAM的地址值。
其中，AAL2接收控制子裝置802包括CPS分組提取裝置803、CPS分組CRC校驗(yàn)裝置804和CPS分組數(shù)據(jù)讀寫控制裝置805，CPS分組提取裝置803和CPS分組數(shù)據(jù)讀寫控制裝置805分別通過不同的路徑耦合到CpS分組CRC校驗(yàn)裝置804。
下面詳細(xì)說明AAL2接口控制子裝置801和AAL2接收控制子裝置802的功能(1)AAL2接口控制子裝置801當(dāng)AAL2信元FIFO中的16比特字的個(gè)數(shù)大于或等于27時(shí)，表示存放AAL2信元的FIFO中已經(jīng)有了一個(gè)完整AAL2信元等待處理。AAL2接口控制子裝置801提取VPI/VCI，并送交輔助查找芯片裝置進(jìn)行查詢，判斷此AAL2信元是否有效。如為無效信元則丟棄其余字節(jié)。如果有效，則按下述步驟進(jìn)行處理步驟1對STF(起始域)域中的奇偶校驗(yàn)位(P)進(jìn)行判斷，看是否發(fā)生錯誤。如果發(fā)生錯誤，則清除RAM中的數(shù)據(jù)和此AAL2信元的其余字節(jié)，并重新設(shè)置參數(shù)域；否則，表示當(dāng)前AAL2信元可以進(jìn)行處理，并進(jìn)入下一步。
步驟2從參數(shù)RAM中讀出參數(shù)值并檢查前一個(gè)AAL2信元是否出錯并被丟棄以及前一個(gè)信元的SN(序列號)域。
步驟3如果前一個(gè)AAL2信元已經(jīng)出錯，或者參數(shù)域中的SN與當(dāng)前AAL2信元中的SN不符合，則信元發(fā)生丟棄，將RAM中的數(shù)據(jù)丟棄(如果RAM中有數(shù)據(jù))，并根據(jù)當(dāng)前的STF域，由AAL2接收控制子裝置802恢復(fù)AAL2分組。
步驟4如果前一個(gè)AAL2信元正確，且SN域相符合，則讀取RAM中的數(shù)據(jù)，由AAL2接收控制子裝置802恢復(fù)AAL2分組。
(2)AAL2接收控制子裝置802前一個(gè)接收到的AAL2信元發(fā)生錯誤或當(dāng)前接收到的AAL2信元中的SN與參數(shù)表中SN不連續(xù)時(shí)，不需要對外部數(shù)據(jù)RAM中的數(shù)據(jù)進(jìn)行處理。否則由CPS分組數(shù)據(jù)讀寫控制裝置805通過AAL2接口控制子裝置801讀取外部數(shù)據(jù)RAM，經(jīng)過CPS分組提取裝置處理，得到CPS分組頭部區(qū)域，然后由CPS分組CRC校驗(yàn)裝置804進(jìn)行CRC校驗(yàn)，如果CRC錯誤，則丟棄當(dāng)前的CPS分組。如果AAL2信元中剩余的數(shù)據(jù)不能夠形成一個(gè)完整的CPS分組，則將當(dāng)前的剩余數(shù)據(jù)保存到外部數(shù)據(jù)RAM，等待由新的AAL2信元到達(dá)之后，再恢復(fù)分組?；謴?fù)出的CPS分組放入接口FIFO，格式如圖4所示。
2、CPS分組接收處理裝置109CPS分組接收處理裝置109與接收處理裝置108之間采用FIFO接口，F(xiàn)IFO中的數(shù)據(jù)包格式如圖4所示，其中，包含ATM VPI/VCI、CPS分組長度和完整的CPS分組。該裝置根據(jù)ATM VPI/VCI和CID查找用戶ID，填充高層數(shù)據(jù)包，并將該高層數(shù)據(jù)包交給CPS SDU接收接口裝置110處理。
五、接口環(huán)回裝置107該裝置分別通過不同通道耦合到所述發(fā)送處理裝置和所述接收處理裝置，用于控制將所述發(fā)送處理裝置中形成的AAL2信元直接耦合到所述接收處理裝置或者傳送到所述AAL2接口裝置。
通過該裝置將發(fā)送處理裝置中形成的AAL2信元直接耦合到接收處理裝置中，可以在設(shè)計(jì)過程中進(jìn)行硬件調(diào)試。該裝置與AAL2信元發(fā)送接口裝置105、AAL2信元接收接口裝置106、發(fā)送控制裝置103和接收控制裝置108之間采用FIFO接口。通過前面所述內(nèi)部環(huán)回和UTOPIA地址設(shè)置命令可以設(shè)置或取消環(huán)回模式，當(dāng)設(shè)置環(huán)回模式時(shí)，發(fā)送控制裝置103生成的AAL2信元由接口環(huán)回裝置107直接傳遞給接收控制裝置108進(jìn)行處理，同時(shí)接口環(huán)回裝置107丟棄來自AAL2信元接收接口裝置106的AAL2信元。當(dāng)取消環(huán)回模式時(shí)，發(fā)送控制裝置103生成的AAL2信元由接口環(huán)回裝置107傳遞給AAL2信元發(fā)送接口裝置105，將來自AAL2信元接收接口裝置106的AAL2信元傳遞給接收控制裝置108處理。
上面對本發(fā)明AAL2接口裝置中各組成部分做了詳細(xì)說明，下面再對上面描述中提到的CPS發(fā)送裝置和CPS接收裝置與共享的輔助查找芯片之間的接口輔助查找芯片控制裝置111作一些詳細(xì)的說明在發(fā)送和接收過程中，需要根據(jù)VPI/VCI/CID或者用戶ID檢索連接控制參數(shù)。查找的實(shí)現(xiàn)可以采用順序比較的方法，實(shí)現(xiàn)簡單，但是效率比較低，特別是當(dāng)連接和用戶數(shù)目多的時(shí)候；如果對VPI/VCI/CID和用戶ID的數(shù)值進(jìn)行限制，采用多級查找的方法，降低了硬件實(shí)現(xiàn)的靈活性。因此本發(fā)明中采用輔助查找芯片，輔助查找芯片能夠在很短的時(shí)間內(nèi)(幾百ns)得到對應(yīng)的控制參數(shù)，同時(shí)不受連接和用戶數(shù)目的影響。
輔助查找芯片控制裝置111用于實(shí)現(xiàn)各裝置與所述輔助查找芯片之間的接口。當(dāng)采用不同的輔助查找芯片時(shí)，可以僅僅改動該裝置而不影響其它裝置的設(shè)計(jì)與實(shí)現(xiàn)。
雖然通過實(shí)施例描繪了本發(fā)明，本領(lǐng)域普通技術(shù)人員知道，本發(fā)明有許多變形和變化而不脫離本發(fā)明的精神，希望所附的權(quán)利要求包括這些變形和變化而不脫離本發(fā)明的精神。
權(quán)利要求
1.一種異步傳輸模式(ATM)適配層2(AAL2)接口裝置，用于實(shí)現(xiàn)AAL2公共部分子層的發(fā)送和接收功能，其特征在于，所述裝置包括CPS SDU(公共部分子層業(yè)務(wù)數(shù)據(jù)單元)接口裝置，用于與高層(即AAL2業(yè)務(wù)應(yīng)用層)和管理層之間交互信息，接收高層發(fā)送的高層數(shù)據(jù)包和所述管理層的管理命令；AAL2信元接口裝置，用于與ATM(異步傳輸模式)層之間交互信息，實(shí)現(xiàn)UTOPIA II接口規(guī)范發(fā)送和接收部分；發(fā)送處理裝置，分別通過不同通道耦合到所述CPS SDU發(fā)送接口裝置和所述AAL2信元接口裝置，用于將所述CPS SDU接口裝置接收的所述高層數(shù)據(jù)包形成AAL2信元；接收處理裝置，分別通過不同通道耦合到所述CPS SDU發(fā)送接口裝置和所述AAL2信元接口裝置，用于將所述ATM層的AAL2信元重組為高層數(shù)據(jù)包；接口環(huán)回裝置，分別通過不同通道耦合到所述發(fā)送處理裝置和所述接收處理裝置，用于控制將所述發(fā)送處理裝置中形成的所述AAL2信元直接耦合到所述接收處理裝置或者傳送到所述AAL2接口裝置。
2.如權(quán)利要求1所述的AAL2接口裝置，其特征在于，還包括外部接口，其中，與ATM(異步傳輸模式)層之間的接口包括UTOPIA LEVEL2(ATM Level2通用測試及操作物理層接口)接口；與管理層之間的接口包括存儲器接口；與高層(即AAL2業(yè)務(wù)應(yīng)用層)之間的接口包括存儲器接口和PCI(外設(shè)部件互聯(lián)接口)接口。
3.如權(quán)利要求1所述的AAL2接口裝置，其特征在于，所述發(fā)送處理裝置和所述接收處理裝置共享外接RAM和輔助查找芯片，所述輔助查找芯片用于根據(jù)VPI/VCI/CID(虛路徑標(biāo)識/虛信道標(biāo)識/信道標(biāo)識符)查找連接配置參數(shù)；所述的AAL2接口裝置，還包括輔助芯片查找控制裝置和外部RAM讀寫控制裝置，其中，所述輔助助芯片查找控制裝置用于所述發(fā)送處理裝置和所述接收處理裝置與所述輔助查找芯之間的接口，所述外部RAM讀寫控制裝置用于所述發(fā)送處理裝置和所述接收處理裝置與所述共享外接RAM之間的接口。
4.如權(quán)利要求1所述的AAL2接口裝置，其特征在于，所述發(fā)送處理裝置還包括CPS分組發(fā)送處理裝置，用于將接收的高層數(shù)據(jù)包形成完整的CPS分組；AAL2信元發(fā)送控制裝置，用于從所述CPS分組發(fā)送處理裝置中取得所述CPS分組，形成并發(fā)送完整的AAL2信元。
5.如權(quán)利要求4所述的AAL2接口裝置，其特征在于，所述AAL2信元發(fā)送控制裝置還包括發(fā)送控制裝置，用于從所述CPS分組發(fā)送處理裝置中獲得所述CPS分組，形成并發(fā)送完整的所述AAL2信元；發(fā)送調(diào)度裝置，用于向所述發(fā)送控制裝置下發(fā)發(fā)送請求，控制所述AAL2信元的形成和發(fā)送。
6.如權(quán)利要求5所述的AAL2接口裝置，其特征在于，所述發(fā)送控制裝置還包括CPS分組頭處理子裝置和CPS分組載荷處理子裝置，其中，所述CPS分組頭處理子裝置讀入所述CPS分組的頭部數(shù)據(jù)并向所述發(fā)送調(diào)度裝置送出指針和載荷長度信息，當(dāng)所述發(fā)送調(diào)度裝置決定發(fā)送時(shí)，由所述CPS分組載荷處理子裝置形成完整的所述AAL2信元。
7.如權(quán)利要求5所述的AAL2接口裝置，其特征在于，所述發(fā)送調(diào)度裝置還包括一個(gè)定時(shí)器池，用于控制PVC(永久虛通道)連接數(shù)目增加時(shí)CPS分組形成所述AAL2信元的等待時(shí)間。
8.如權(quán)利要求7所述的AAL2接口裝置，其特征在于，所述定時(shí)器池中定時(shí)器的數(shù)目為1024。
9.如權(quán)利要求1所述的AAL2接口裝置，其特征在于，所述接收處理裝置還包括接收控制裝置，用于將收到的所述AAL2信元進(jìn)行處理，獲得每個(gè)用戶的CPS分組；CPS分組接收處理裝置，與所述接收控制裝置之間采用FIFO緩沖接口，用于根據(jù)VPI/VCI/CID填充高層數(shù)據(jù)包，并將所述高層數(shù)據(jù)包傳送到下一級。
10.如權(quán)利要求9所述的AAL2接口裝置，其特征在于，所述接收控制裝置還包括AAL2接口控制子裝置，用于實(shí)現(xiàn)與其它裝置之間的接口時(shí)序，所述AAL2接口控制子裝置包括四個(gè)接口與所述接口環(huán)回裝置之間的接口、與所述CPS分組接收處理裝置之間的接口、與所述輔助查找芯片控制裝置之間的接口、與外部RAM讀寫控制裝置之間的接口；AAL2接收控制子裝置，用于從所述AAL2信元中恢復(fù)CPS分組。
11.如權(quán)利要求1所述的AAL2接口裝置，其特征在于，所述裝置采用硬件FPGA(現(xiàn)場可編程門陣列)或者ASIC(專用集成電路)實(shí)現(xiàn)AAL2 CPS子層的發(fā)送和接收功能。
全文摘要
本發(fā)明提供了一種異步傳輸模式(ATM)適配層2(AAL2)接口裝置，通過FP6A(現(xiàn)場可編程門陣列)或者ASIC(專用集成電路)實(shí)現(xiàn)AAL2 CPS(公共部分子層)的功能，發(fā)送和接收過程在一個(gè)芯片中實(shí)現(xiàn)或者和其它功能集成在一個(gè)芯片中實(shí)現(xiàn)，該裝置主要由CPS SDU(業(yè)務(wù)數(shù)據(jù)單元)接口裝置、AAL2信元接口裝置、發(fā)送處理裝置、接收處理裝置、接口環(huán)回裝置組成。在該裝置中，利用定時(shí)器池控制PVC(永久虛通道)連接數(shù)目增加時(shí)CPS分組形成AAL2信元的等待時(shí)間；采用接口環(huán)回裝置對設(shè)計(jì)芯片進(jìn)行硬件調(diào)試；采用輔助查找芯片提高搜索效率。利用本發(fā)明，可以有效地解決由于ATM連接數(shù)目和支持AAL2連接數(shù)目的增加帶來的硬件實(shí)現(xiàn)上的困難，降低設(shè)備的成本和復(fù)雜性。
文檔編號H04L12/42GK1476203SQ0314848
公開日2004年2月18日 申請日期2003年7月1日 優(yōu)先權(quán)日2003年7月1日
發(fā)明者李海民, 張力, 張文紅 申請人:大唐移動通信設(shè)備有限公司