專利名稱：多路復(fù)用接收受控器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)傳輸領(lǐng)域，具體地說，涉及從PHY(Physical)層到ATM(Asynchronous Transfer Mode)層的上行方向的多路復(fù)用接收受控器。
UTOPIA是一個ATM層與PHY層之間的接口標(biāo)準(zhǔn)。它支持最多復(fù)用31個PHY層設(shè)備以及長度為53字節(jié)的ATM標(biāo)準(zhǔn)信元。當(dāng)系統(tǒng)中有多于31個PHY層設(shè)備時，每復(fù)用31個PHY層設(shè)備(即一級復(fù)用)，系統(tǒng)就要增加一個復(fù)用器，同時要增加復(fù)用器的標(biāo)識并要對這些復(fù)用器再進行復(fù)用(即二級復(fù)用)。經(jīng)過二級復(fù)用后輸出到ATM高速端口的信元內(nèi)附加有復(fù)用的通路信息，有些系統(tǒng)還要附加一些用戶信息，即需要對長度為53字節(jié)的ATM標(biāo)準(zhǔn)信元進行擴展，才能實現(xiàn)二級復(fù)用。但是UTOPIA接口并不支持這種可擴展的信元結(jié)構(gòu)，所以它不能完成二級復(fù)用甚至更多級的復(fù)用功能。
SCI-PHY是在UTOPIA接口基礎(chǔ)上定義的一種接口標(biāo)準(zhǔn)，可以復(fù)接最多32個PHY層設(shè)備，同時支持可擴展長度的信元，在進行二級復(fù)用甚至三級復(fù)用時，可以將一級復(fù)用器的標(biāo)識以及一些用戶的附加信息放在擴展的字段內(nèi)，完成向上的復(fù)用功能，可以很好地解決多級復(fù)用的問題。但是它只是給出了具體的SCI-PHY接口標(biāo)準(zhǔn)的輸入輸出信號、接口時序特點和信元擴展方式等，并沒有給出其內(nèi)部的具體結(jié)構(gòu)，另外，申請人經(jīng)過檢索也沒有發(fā)現(xiàn)有關(guān)SCI-PHY接口標(biāo)準(zhǔn)的具體實現(xiàn)方法的文獻。
本發(fā)明所述多路復(fù)用接收受控器包括RCA(Receive Cell Available)響應(yīng)模塊、接收控制模塊、多路選擇模塊和預(yù)置控制模塊；所述RCA響應(yīng)模塊接收主控器的地址信號、設(shè)備標(biāo)識號和外部8條鏈路的信元狀態(tài)信號，產(chǎn)生RCA信號返回主控器，響應(yīng)主控器的信元有效查詢；所述接收控制模塊接收外部調(diào)度器的輸出以及主控器的相關(guān)信息，產(chǎn)生預(yù)置允許信號給所述預(yù)置控制模塊，產(chǎn)生鏈路讀使能信號給各鏈路及所述多路選擇模塊，產(chǎn)生鏈路讀地址信號給各鏈路；所述多路選擇模塊收到所述接收控制模塊輸出的鏈路讀使能信號后，對來自8條鏈路的16位數(shù)據(jù)進行八選一操作，將被選中的數(shù)據(jù)輸出到所述預(yù)置控制模塊中；所述預(yù)置控制模塊接收到所述接收控制模塊的預(yù)置允許信號，把主控器輸出的設(shè)備標(biāo)識號號預(yù)置在信元的帶內(nèi)地址中，并將16位數(shù)據(jù)輸出到主控器中，并進行校驗，產(chǎn)生校驗值輸出到主控器。
所述接收控制模塊進一步包括地址匹配子模塊、地址生成子模塊、讀出控制子模塊、使能生成子模塊和標(biāo)識產(chǎn)生子模塊；所述地址匹配子模塊收到主控器輸出的地址信號、設(shè)備標(biāo)識號和接收使能信號后，進行地址匹配并產(chǎn)生“選中”信號，輸出給所述讀出控制子模塊；所述地址生成子模塊根據(jù)信元格式配置產(chǎn)生預(yù)置允許信號輸出給所述預(yù)置控制模塊；根據(jù)所述讀出控制子模塊輸出的接收允許信號，產(chǎn)生讀地址信號輸出到各鏈路，同時，產(chǎn)生初始標(biāo)識、中間標(biāo)識和結(jié)尾標(biāo)識，輸出到所述讀出控制子模塊中；所述讀出控制子模塊根據(jù)所述地址匹配子模塊輸出的“選中”信號，以及所述地址生成子模塊輸出的初始標(biāo)識、中間標(biāo)識和結(jié)尾標(biāo)識信號，產(chǎn)生接收允許信號，輸出到所述地址生成子模塊、所述標(biāo)識產(chǎn)生子模塊以及所述使能生成子模塊；所述使能生成子模塊根據(jù)所述讀出控制子模塊輸出的接收允許信號，以及外部調(diào)度器輸出的鏈路選擇結(jié)果，產(chǎn)生鏈路的讀使能信號；所述標(biāo)識產(chǎn)生子模塊根據(jù)所述讀出控制子模塊輸出的接收允許信號，以及所述地址生成子模塊輸出的讀地址信號，產(chǎn)生標(biāo)識第一個字的信號輸出到主控器，并產(chǎn)生調(diào)度允許信號輸出給外部調(diào)度器。
本發(fā)明提供的多路復(fù)用接收受控器，采用SCI-PHY接口標(biāo)準(zhǔn)，支持長度為27～29字的信元格式，在擴展字段預(yù)置通道復(fù)用信息和一些用戶自定義信息，可以滿足多路復(fù)用中的二級復(fù)用甚至三級復(fù)用要求，也適用于一級復(fù)用，另外還可以向上級聯(lián)，增強了系統(tǒng)多路復(fù)用的靈活性，便于系統(tǒng)擴容。本發(fā)明可采用FPGA或?qū)Ｓ眉呻娐穪韺崿F(xiàn)。
圖2是RCA響應(yīng)模塊11的響應(yīng)時序圖。
圖3是

圖1中接收控制模塊12的結(jié)構(gòu)示意圖。
圖4是SCI-PHY接口接收的時序圖。
圖5是上行預(yù)置過程的示意圖。
本發(fā)明多路復(fù)用接收受控器主要完成對主控器的查詢響應(yīng)以及協(xié)助主控器從上行鏈路中讀取信元的功能。如圖1所示，接收受控器包括RCA響應(yīng)模塊11、接收控制模塊12、多路選擇模塊13和預(yù)置控制模塊14。
RCA響應(yīng)模塊11根據(jù)主控器輸出的地址信號RADR[40]與設(shè)備標(biāo)識號VADR[40]，以及8條鏈路的信元狀態(tài)信息(高電平表示有信元傳輸)，產(chǎn)生RCA響應(yīng)信號輸出到主控器，以響應(yīng)主控器進行的信元有效查詢。
主控器靜態(tài)輸出的信號VADR[40]是接收受控器的標(biāo)識，如果主控器要查詢該接收受控器是否有信元傳輸，就會輸出與VADR[40]等值的地址信號RADR[40]選中該接收受控器，然后接收受控器通過輸出RCA信號來響應(yīng)主控器的查詢。如果輸出RCA信號為高電平，則表明鏈路上有信元向上傳輸；如果輸出RCA信號為低電平，則表明鏈路上沒有信元向上傳輸；如果地址信號RADR[40]與設(shè)備標(biāo)識號VADR[40]不等值，則表明該接收受控器沒有被查詢，就輸出RCA信號為高阻。RCA信號的產(chǎn)生方法是將各條鏈路輸入的信元狀態(tài)信息進行邏輯或，所得的值作為RCA信號輸出。
圖2所示為RCA響應(yīng)的時序圖，假定地址A與設(shè)備標(biāo)識號VADR等值，而地址B、C、D、E均不滿足。圖中RCA響應(yīng)信號第一次輸出為高電平信號，表明地址A有信元要傳輸，在地址A開始傳輸信元后再次查詢該地址，RCA信號輸出為低電平，以表示該地址暫時沒有信元要傳輸，對其余地址的查詢RCA信號均輸出高阻。SCI-PHY接口一檢測到地址A后，在當(dāng)前時鐘周期即做出RCA響應(yīng)。
接收控制模塊12根據(jù)外部調(diào)度器的輸出結(jié)果，讀出所選擇的鏈路上的數(shù)據(jù)，把設(shè)備標(biāo)識號VADR的值附加到相應(yīng)的帶內(nèi)地址位置上，把最后的數(shù)據(jù)RDAT以及校驗值RPRTY和開始標(biāo)識信號RSOP，按照SCI-PHY接口的時序輸出到SCI-PHY總線，并且反饋相應(yīng)的信息給調(diào)度器。接收控制模塊12又包括五個子模塊，地址匹配子模塊201、地址生成子模塊202、讀出控制子模塊203、使能生成子模塊204和標(biāo)識產(chǎn)生子模塊205，如圖3所示。
地址匹配子模塊201根據(jù)主控器輸出的地址RADR[40]與設(shè)備標(biāo)識號VADR[40]以及接收使能信號RENB，進行地址匹配并產(chǎn)生“選中”信號，輸出給讀出控制子模塊203。
由于在接收使能信號RENB為高電平的最后一個周期，如果地址RADR等于設(shè)備標(biāo)識號VADR，就表明主控器選擇了該受控器進行傳輸，因此將接收使能信號RENB反向后延遲一個周期，再與原來的接收使能信號RENB進行邏輯與，如果結(jié)果1，就表明接收使能信號RENB發(fā)生了由高電平到低電平的跳變，把該結(jié)果同地址RADR與設(shè)備標(biāo)識號VADR的比較結(jié)果進行邏輯與，就產(chǎn)生“選中”信號，高電平表示選擇有效。
地址生成子模塊202根據(jù)CPU配置的信元格式來確定信元的長度。表1是SCI-PHY接口的可擴展的信元格式，其信元長度為27～29個字，可擴展信元在ATM標(biāo)準(zhǔn)信元的基礎(chǔ)上增加擴展字段，用于存放帶內(nèi)地址(復(fù)用的通道信息)和用戶附加信息。包含了目的PHY層設(shè)備標(biāo)識號的帶內(nèi)地址可以放在Word0字段，也可以放在Word4(H5/UDF)字段，“可選”部分由CPU配置來決定其是否包含在信元格式中。
表1

地址生成子模塊202還要產(chǎn)生讀地址信號。鏈路的讀地址總是從0開始，在讀出控制子模塊203輸出的接收允許信號作用下，在每一個有效的時鐘周期該讀地址增加一個值，直到等于信元長度后自動變?yōu)榈刂?。
地址生成子模塊202根據(jù)所產(chǎn)生的讀地址信號以及CPU配置的信元格式，產(chǎn)生預(yù)置允許信號輸出給預(yù)置控制模塊14，預(yù)置允許信號為一個周期長，指明本接收受控器的設(shè)備標(biāo)識號值預(yù)置在哪個字段中。
根據(jù)CPU的信元格式配置信息，在本發(fā)明中所應(yīng)用的信元格式總共有六種，如表2所示。
表2

對于前四種格式，其帶內(nèi)地址被設(shè)置在第一個字內(nèi)，所以預(yù)置允許信號就對應(yīng)第一個地址，即地址0；對于第五種格式，其帶內(nèi)地址被設(shè)置在第四個字內(nèi)，所以預(yù)置允許信號就對應(yīng)第四個地址，即地址3；對于第六種格式，其帶內(nèi)地址被設(shè)置在第三個字內(nèi)，所以預(yù)置允許信號就對應(yīng)第三個地址，即地址2。
地址生成子模塊202還產(chǎn)生初始標(biāo)識、中間標(biāo)識和結(jié)尾標(biāo)識信號，輸出到讀出控制子模塊203。由地址0產(chǎn)生初始標(biāo)識信號，表示本接收受控器初次被選中；由地址等于信元長度時產(chǎn)生結(jié)尾標(biāo)識信號，表示接收受控器完成了當(dāng)前一個信元的傳輸；在地址非0且不等于信元長度時，產(chǎn)生中間標(biāo)識，表示接收受控器正在傳輸或者在傳輸中被暫停后再次被選中。
讀出控制子模塊203根據(jù)地址匹配子模塊201輸出的“選中”信號，以及地址生成子模塊202輸出的初始標(biāo)識、中間標(biāo)識和結(jié)尾標(biāo)識信號，產(chǎn)生接收允許信號，輸出到地址生成子模塊202、標(biāo)識產(chǎn)生子模塊205以及使能生成子模塊204中。在一般情況下，該接收允許信號由地址匹配子模塊201輸出的“選中”信號以及主控器輸出的接收使能信號RENB決定，但是由于SCI-PHY接口在傳輸暫停后要再次進行地址匹配才能繼續(xù)被暫停的傳輸，并且SCI-PHY接口不支持“自主取消選擇”，即在一個信元傳輸?shù)慕Y(jié)尾，如果受控器還有有效信元且接收使能信號RENB保持為低電平，就會開始下一個傳輸操作，所以還需要結(jié)合地址產(chǎn)生子模塊202輸出的初始標(biāo)識、中間標(biāo)識和結(jié)尾標(biāo)識信號，再次進行邏輯處理，產(chǎn)生最終的接收允許信號。
由于初始標(biāo)識、中間標(biāo)識和結(jié)尾標(biāo)識信號在時間上是相互獨立、互不重疊的，所以最終的接收允許信號是對它們分別處理之后的總合。初始標(biāo)識信號與“選中”信號以及主控器輸出的接收使能信號RENB的反向信號進行邏輯與運算，產(chǎn)生第一個中間值，高電平表明主控器開始選中了本接收受控器并且使本接收受控器能夠開始接收信元；中間標(biāo)識信號與“選中”信號以及主控器輸出的接收使能信號RENB的反向信號進行邏輯與運算，產(chǎn)生第二個中間值，高電平表明主控器正在使能本接收受控器持續(xù)接收信元，或者表明在拉高接收使能信號RENB暫停后，再次選中本接收受控器繼續(xù)被暫停的傳輸；結(jié)尾標(biāo)識信號與“選中”信號以及主控器輸出的接收使能信號RENB的反向信號，還有RCA響應(yīng)模塊11輸出的RCA響應(yīng)信號進行邏輯與運算，產(chǎn)生第三個中間值，高電平表明主控器在接收完當(dāng)前一個信元后，再次有效地選中本接收受控器開始接收下一個信元；將上述三個中間值進行邏輯或，就產(chǎn)生了最終的接收允許信號。
使能生成子模塊204根據(jù)讀出控制子模塊203輸出的接收允許信號，以及調(diào)度器輸出的鏈路選擇結(jié)果，產(chǎn)生讀8條鏈路的讀使能信號。讀出控制子模塊203輸出的接收允許信號是一位寬的信號，結(jié)合調(diào)度器輸出的鏈路選擇結(jié)果，按位進行邏輯與，產(chǎn)生8位寬的讀使能信號輸出到鏈路上，一條鏈路對應(yīng)一位信息，高電平表示允許讀出。
標(biāo)識產(chǎn)生子模塊205根據(jù)讀出控制子模塊203輸出的接收允許信號，以及地址生成子模塊202輸出的讀地址信號，產(chǎn)生標(biāo)識第一個字的信號RSOP輸出到主控器，同時產(chǎn)生調(diào)度允許信號輸出到調(diào)度器。信號RSOP是標(biāo)識信元RDAT的第一個字，由于讀出的數(shù)據(jù)要比讀地址晚一個周期，因此RSOP信號是由接收允許信號與第一個讀地址進行邏輯與后的結(jié)果再延遲一個周期得到的。
一般情況下，當(dāng)信元從鏈路上開始讀出后，鏈路的信元狀態(tài)就應(yīng)該更改，但考慮到有一定的滯后時間，所以在信元的第六個字時(被更改后的狀態(tài)已經(jīng)穩(wěn)定)，產(chǎn)生調(diào)度允許信號輸出給調(diào)度器，開始下一個有效的調(diào)度操作。
如圖4所示的SCI-PHY接口接收時序示意圖，主控器在接收使能信號RENB為高電平的最后一個周期輸出與設(shè)備標(biāo)識號VADR等值的地址RADR，即地址A，之后接收使能信號RENB變?yōu)榈碗娖健＝邮帐芸仄髟诓蓸拥降刂肥瞧ヅ涞牟⑶医邮帐鼓苄盘朢ENB為低電平后，在當(dāng)前周期內(nèi)輸出有效的數(shù)據(jù)RDAT，以及對應(yīng)的校驗值RPRTY，并輸出信元開始標(biāo)識信號RSOP為高電平來標(biāo)識第一個字，接收長度為CPU配置的信元長度，傳輸結(jié)束后，主控器拉高接收使能信號RENB。
SCI-PHY接口允許在一個信元傳輸?shù)倪^程中主控器拉高接收使能信號RENB來暫停傳輸，暫停期間所有輸出均為高阻。如果要繼續(xù)被暫停的傳輸，需要再次進行地址匹配，只有地址再次匹配后，傳輸才能被繼續(xù)。
當(dāng)?shù)刂稲ADR第二次等于A時，在數(shù)據(jù)RDAT上對應(yīng)輸出“WO”，之后接收使能信號RENB變高，傳輸被暫停，所有的輸出均為高阻，而對應(yīng)的地址RADR為B；之后接收使能信號RENB雖然變低，但是由于地址不匹配，輸出仍然為高阻；之后當(dāng)接收使能信號RENB再次為高且地址RADR為A時，地址匹配成功，當(dāng)接收時能信號RENB再次變低時，所有輸出又變?yōu)橛行е怠?br> 多路選擇模塊13根據(jù)接收控制模塊12輸出的鏈路的讀使能信號，對來自8條鏈路的16位數(shù)據(jù)進行八選一操作，輸出被選中的數(shù)據(jù)到預(yù)置控制模塊14中。鏈路的讀使能信號的長度與信元的長度是一致的，并且在時間上與從鏈路讀出的數(shù)據(jù)相吻合。該鏈路讀使能信號有8位寬，對應(yīng)8條鏈路，可以采用組合邏輯實現(xiàn)多路選擇，缺省值為全0，即當(dāng)沒有一條鏈路被選中時就輸出全0。
預(yù)置控制模塊14根據(jù)接收控制模塊12輸出的預(yù)置允許信號，將接收受控器的設(shè)備標(biāo)識號VADR[40]預(yù)置在信元的帶內(nèi)地址字段，然后輸出16位數(shù)據(jù)RDAT到主控器中，同時對數(shù)據(jù)RDAT進行校驗，產(chǎn)生校驗值RPRTY輸出到主控器。
在圖5所示的預(yù)置過程中，信元從PHY層到ATM層傳輸，第一級復(fù)用中的信元是53字節(jié)標(biāo)準(zhǔn)長度的ATM信元；在第二級復(fù)用中，預(yù)置了鏈路的標(biāo)識值和本接收受控器的設(shè)備標(biāo)識號值。8條鏈路的標(biāo)識值的范圍是000～111，共3位；接收受控器的設(shè)備標(biāo)識號VADR[40]，共5位，而5+3＝8＜16，所以預(yù)置的復(fù)用信息只需占用一個字段就夠了，根據(jù)預(yù)置允許信號將設(shè)備標(biāo)識號VADR的值按順序放在數(shù)據(jù)RDAT的高5位[1511]中，而將鏈路的標(biāo)識值按順序放在數(shù)據(jù)RDAT的[108]位。
權(quán)利要求
1.一種多路復(fù)用接收受控器，其特征在于，包括RCA(Receive Cell Available)響應(yīng)模塊(11)、接收控制模塊(12)、多路選擇模塊(13)和預(yù)置控制模塊(14)；所述RCA響應(yīng)模塊(11)接收主控器的地址信號、設(shè)備標(biāo)識號和外部8條鏈路的信元狀態(tài)信號，產(chǎn)生RCA信號返回主控器，響應(yīng)主控器的信元有效查詢；所述接收控制模塊(12)接收外部調(diào)度器的輸出以及主控器的相關(guān)信息，產(chǎn)生預(yù)置允許信號給所述預(yù)置控制模塊(14)，產(chǎn)生鏈路讀使能信號給各鏈路及所述多路選擇模塊(13)，產(chǎn)生鏈路讀地址信號給各鏈路；所述多路選擇模塊(13)收到所述接收控制模塊(12)輸出的鏈路讀使能信號后，對來自8條鏈路的16位數(shù)據(jù)進行八選一操作，將被選中的數(shù)據(jù)輸出到所述預(yù)置控制模塊(14)中；所述預(yù)置控制模塊(14)接收到所述接收控制模塊(12)的預(yù)置允許信號，把主控器輸出的設(shè)備標(biāo)識號號預(yù)置在信元的帶內(nèi)地址中，并將16位數(shù)據(jù)輸出到主控器中，并進行校驗，產(chǎn)生校驗值輸出到主控器。
2.根據(jù)權(quán)利要求1所述的多路復(fù)用接收受控器，其特征在于，所述RCA響應(yīng)模塊(11)將外部8條鏈路輸入的信元狀態(tài)信息進行邏輯或運算，所得的值作為RCA響應(yīng)信號輸出。
3.根據(jù)權(quán)利要求1所述的多路復(fù)用接收受控器，其特征在于，所述接收控制模塊(12)進一步包括地址匹配子模塊(201)、地址生成子模塊(202)、讀出控制子模塊(203)、使能生成子模塊(204)和標(biāo)識產(chǎn)生子模塊(205)；所述地址匹配子模塊(201)收到主控器輸出的地址信號、設(shè)備標(biāo)識號和接收使能信號后，進行地址匹配并產(chǎn)生“選中”信號，輸出給所述讀出控制子模塊(203)；所述地址生成子模塊(202)根據(jù)信元格式配置產(chǎn)生預(yù)置允許信號輸出給所述預(yù)置控制模塊(14)；根據(jù)所述讀出控制子模塊(203)輸出的接收允許信號，產(chǎn)生讀地址信號輸出到各鏈路，同時，產(chǎn)生初始標(biāo)識、中間標(biāo)識和結(jié)尾標(biāo)識，輸出到所述讀出控制子模塊(203)中；所述讀出控制子模塊(203)根據(jù)所述地址匹配子模塊(201)輸出的“選中”信號，以及所述地址生成子模塊(202)輸出的初始標(biāo)識、中間標(biāo)識和結(jié)尾標(biāo)識信號，產(chǎn)生接收允許信號，輸出到所述地址生成子模塊(202)、所述標(biāo)識產(chǎn)生子模塊(205)以及所述使能生成子模塊(204)；所述使能生成子模塊(204)根據(jù)所述讀出控制子模塊(203)輸出的接收允許信號，以及外部調(diào)度器輸出的鏈路選擇結(jié)果，產(chǎn)生鏈路的讀使能信號；所述標(biāo)識產(chǎn)生子模塊(205)根據(jù)所述讀出控制子模塊(203)輸出的接收允許信號，以及所述地址生成子模塊(202)輸出的讀地址信號，產(chǎn)生標(biāo)識第一個字的信號輸出到主控器，并產(chǎn)生調(diào)度允許信號輸出給外部調(diào)度器。
4.根據(jù)權(quán)利要求3所述的多路復(fù)用接收受控器，其特征在于，在所述地址匹配子模塊(201)中，將接收使能信號RENB反向后延遲一個周期獲得的信號，與原來的接收使能信號RENB進行邏輯與運算，所得的結(jié)果再同地址RADR與設(shè)備標(biāo)識號VADR的比較結(jié)果進行邏輯與運算，從而產(chǎn)生“選中”信號。
5.根據(jù)權(quán)利要求3所述的多路復(fù)用接收受控器，其特征在于，所述地址生成子模塊(202)根據(jù)帶內(nèi)地址在信元中的位置，產(chǎn)生預(yù)置允許信號，如果帶內(nèi)地址設(shè)置在第一個字內(nèi)，則預(yù)置允許信號就對應(yīng)地址0；如果帶內(nèi)地址設(shè)置在第四個字內(nèi)，則預(yù)置允許信號就對應(yīng)地址3；如果帶內(nèi)地址設(shè)置在第三個字內(nèi)，則預(yù)置允許信號就對應(yīng)地址2。
6.根據(jù)權(quán)利要求3所述的多路復(fù)用接收受控器，其特征在于，所述地址生成子模塊(202)由地址0產(chǎn)生初始標(biāo)識信號；由地址等于信元長度時產(chǎn)生結(jié)尾標(biāo)識信號；在地址非0且不等于信元長度時，產(chǎn)生中間標(biāo)識信號。
7.根據(jù)權(quán)利要求3所述的多路復(fù)用接收受控器，其特征在于，在所述地址生成子模塊(202)中，初始標(biāo)識信號與“選中”信號以及接收使能信號RENB的反向信號進行邏輯與運算，產(chǎn)生第一個中間值；中間標(biāo)識信號與“選中”信號以及接收使能信號RENB的反向信號進行邏輯與運算，產(chǎn)生第二個中間值；結(jié)尾標(biāo)識信號與“選中”信號、接收使能信號RENB的反向信號以及RCA響應(yīng)信號進行邏輯與運算，產(chǎn)生第三個中間值；將上述三個中間值進行邏輯或運算，產(chǎn)生接收允許信號。
8.根據(jù)權(quán)利要求3所述的多路復(fù)用接收受控器，其特征在于，所述使能生成子模塊(204)將接收允許信號與調(diào)度器輸出的鏈路選擇結(jié)果按位進行邏輯與運算，產(chǎn)生8位寬的讀使能信號。
9.根據(jù)權(quán)利要求3所述的多路復(fù)用接收受控器，其特征在于，在所述標(biāo)識產(chǎn)生子模塊(205)中，將接收允許信號與第一個讀地址進行邏輯與運算后的結(jié)果再延遲一個周期，就得到RSOP信號。
10.根據(jù)權(quán)利要求1所述的多路復(fù)用接收受控器，其特征在于，所述預(yù)置控制模塊(14)根據(jù)預(yù)置允許信號將設(shè)備標(biāo)識號VADR的值按順序放在數(shù)據(jù)RDAT的高5位[1511]，將鏈路的標(biāo)識值按順序放在數(shù)據(jù)RDAT的[108]位。
全文摘要
一種多路復(fù)用接收受控器，采用SCI－PHY接口標(biāo)準(zhǔn)，用于完成從PHY層到ATM層的上行方向的二級或三級多路復(fù)用，包括RCA響應(yīng)模塊11、接收控制模塊12、多路選擇模塊13和預(yù)置控制模塊14；RCA響應(yīng)模塊11用于產(chǎn)生RCA信號；接收控制模塊12用于產(chǎn)生預(yù)置允許信號、鏈路讀使能信號和鏈路讀地址信號；多路選擇模塊13對8條鏈路進行八選一，將選中的數(shù)據(jù)輸出到預(yù)置控制模塊14中；預(yù)置控制模塊14將鏈路數(shù)據(jù)輸出到主控器，并進行校驗；本發(fā)明支持長度為27～29字的信元格式，在擴展字段預(yù)置通道復(fù)用信息和用戶自定義信息，滿足多路復(fù)用中的二級復(fù)用甚至三級復(fù)用要求，還可以向上級聯(lián)，增強了系統(tǒng)多路復(fù)用的靈活性。
文檔編號H04L29/02GK1464711SQ02112318
公開日2003年12月31日 申請日期2002年6月27日 優(yōu)先權(quán)日2002年6月27日
發(fā)明者何珉 申請人:深圳市中興通訊股份有限公司