用于電子電路中抗混疊的設(shè)備和方法
【專利摘要】本發(fā)明公開了用于電子電路中抗混疊的設(shè)備和方法。利用開關(guān)時鐘信號和采樣時鐘信號操作的電路可以具有周期性相位反轉(zhuǎn)的一個或多個開關(guān)和采樣時鐘信號。相位反轉(zhuǎn)的周期可以大于初始開關(guān)和/或采樣時鐘信號的周期的兩倍，并且在某些構(gòu)造中，開關(guān)和采樣時鐘信號是同步的。通過選擇相位反轉(zhuǎn)周期(或頻率)，可以去除來自開關(guān)和采樣時鐘信號的混合信號的混疊頻率分量。
【專利說明】
用于電子電路中抗混疊的設(shè)備和方法
技術(shù)領(lǐng)域
[0001]所描述的技術(shù)總體上涉及電子學(xué)，更具體地涉及電子電路中的抗混疊。
【背景技術(shù)】
[0002]現(xiàn)代電路，例如放大器，常常使用時鐘控制開關(guān)。電子電路中包括時鐘控制開關(guān)可以用于多種用途。在一個示例中，放大器可以使用開關(guān)以用于放大器的斬波或自穩(wěn)零操作。
[0003]包括時鐘控制開關(guān)的電子電路的輸出隨后可以被米樣。對電子電路的輸出進行米樣可以不期望地導(dǎo)致混疊。

【發(fā)明內(nèi)容】

[0004]所描述技術(shù)的每種方法和設(shè)備具有數(shù)個方面，其中單個方面并非是唯一地導(dǎo)致其所期望屬性的原因。
[0005]在一個實施方案中，設(shè)備包括被配置以接收第一時鐘信號并且生成輸出信號的開關(guān)電路，其中所述開關(guān)電路包括被配置以接收第一時鐘信號的第一開關(guān)，其中所述第一時鐘信號被配置以控制開關(guān)電路的開關(guān)操作。設(shè)備進一步包括被配置以接收第二時鐘信號和輸出信號的采樣電路，其中所述采樣電路包括被配置以接收第二時鐘信號的第二開關(guān)，其中所述第二時鐘信號被配置以控制采樣電路的采樣操作。設(shè)備進一步包括第一時鐘修正電路，其被配置以接收第一輸入時鐘信號并且通過周期性反轉(zhuǎn)第一輸入時鐘信號的相位生成第一經(jīng)修正的時鐘信號，其中所述第一經(jīng)修正的時鐘信號包括第一時鐘信號或第二時鐘信號。
[0006]在另一個實施方案中，方法包括接收第一時鐘信號作為輸入至開關(guān)電路，利用第一時鐘信號控制開關(guān)電路的開關(guān)操作，基于開關(guān)操作生成開關(guān)電路的輸出信號，接收第二時鐘信號和輸出信號作為輸入至采樣電路以及利用第二時鐘信號控制采樣電路的采樣操作。方法進一步包括基于周期性反轉(zhuǎn)第一輸入時鐘信號的相位生成第一經(jīng)修正的時鐘信號，其中所述第一經(jīng)修正的時鐘信號包括第一時鐘信號或第二時鐘信號。
[0007]在另一個實施方案中，設(shè)備包括用于接收第一時鐘信號的構(gòu)件、用于由部分地基于第一時鐘信號的開關(guān)操作生成輸出信號的構(gòu)件以及用于接收第二時鐘信號和輸出信號的構(gòu)件，其中所述第一時鐘信號被配置以控制開關(guān)操作，其中所述第二時鐘信號被配置以控制采樣操作。設(shè)備進一步包括用于接收第一輸入時鐘信號并且周期性反轉(zhuǎn)所述第一輸入時鐘信號的相位從而生成第一經(jīng)修正的時鐘信號的構(gòu)件，其中所述第一經(jīng)修正的時鐘信號包括第一時鐘信號或第二時鐘信號。
【附圖說明】
[0008]提供這些附圖和本文的相關(guān)描述，以闡述所描述技術(shù)的具體實施方案，并且并非意在是限制性的。
[0009]圖1A是示出根據(jù)一個實施方案的抗混疊電路示例的示意性框圖。
[0010]圖1B是示出根據(jù)另一個實施方案的抗混疊電路示例的示意性框圖。
[0011]圖1C是示出根據(jù)另一個實施方案的抗混疊電路示例的示意性框圖。
[0012]圖2A是示出根據(jù)一個實施方案圖1A-1C的時鐘修正電路的示意性框圖。
[0013]圖2B是示出根據(jù)另一個實施方案圖1A-1C的時鐘修正電路的示意性框圖。
[0014]圖3A是根據(jù)一個實施方案實施抗混疊電路的一個示例。
[0015]圖3B是根據(jù)一個實施方案實施抗混疊電路的另一個示例。
[0016]圖3C是根據(jù)一個實施方案實施抗混疊電路的另一個示例。
[0017]圖4A示出了根據(jù)一個實施方案的抗混疊電路示例的頻率域圖。
[0018]圖413不出了圖4A的抗混置電路不例的時間域圖。
【具體實施方式】
[0019]下文參考所附附圖更全面地描述了新系統(tǒng)、設(shè)備和方法的各個方面。然而，本文公開的方面可以以很多不同形式體現(xiàn)，并且不應(yīng)當被視為限定為本公開中展示的任何具體的結(jié)構(gòu)或功能。相反，提供這些方面以使本公開將是全面且完整的，并且將對本領(lǐng)域技術(shù)人員全面表達本公開的范圍。基于本文的教導(dǎo)，本領(lǐng)域技術(shù)人員將領(lǐng)會，本公開的范圍意在覆蓋本文所公開的新系統(tǒng)、設(shè)備和方法的任何方面，無論獨立實施或與任何其他方面組合實施。例如，可以利用本文所示任意數(shù)量的方面實施設(shè)備或?qū)嵺`方法。此外，所述范圍意在囊括利用其他結(jié)構(gòu)、功能性或者除本文所示各個方面之外的結(jié)構(gòu)和功能性而實踐的設(shè)備或方法。應(yīng)當理解的是，本文公開的任何方面可以由權(quán)利要求的一個或多個元素來體現(xiàn)。
[0020]盡管本文描述了特定的方面，這些方面的很多變化和排列落入本公開的范圍內(nèi)。盡管提及了優(yōu)選方面的一些益處和優(yōu)勢，本公開的范圍并非意在限定為特定的益處、用途或目的。相反，本公的方面意在廣泛應(yīng)用于不同的有線及無線技術(shù)、系統(tǒng)構(gòu)造、網(wǎng)絡(luò)，包括光學(xué)網(wǎng)絡(luò)、硬盤以及傳輸協(xié)議，其中一些在附圖和優(yōu)選方面的以下描述中以示例的方式闡述。詳細描述和附圖僅僅是闡述本發(fā)明而非限定，本公開的范圍由所附權(quán)利要求及其等價物限定。
[0021]多種模擬電子技術(shù)可以利用時鐘控制開關(guān)部分地操作。在一個示例中，斬波放大器包括輸入斬波開關(guān)和輸出斬波開關(guān)，所述輸入斬波開關(guān)用于在將輸入信號提供給放大電路之間使用斬波時鐘信號對其進行調(diào)控，所述輸出斬波開關(guān)用于調(diào)控由放大電路生成的放大信號。在另一個示例中，自穩(wěn)零放大器包括自穩(wěn)零開關(guān)，其用于控制自穩(wěn)零相位和放大相位之間放大器的運行。利用由開關(guān)時鐘信號控制的電子電路的另一個示例包括開關(guān)調(diào)節(jié)器、數(shù)據(jù)轉(zhuǎn)換器以及開關(guān)電容電路。
[0022]盡管在電子電路中使用時鐘控制開關(guān)可以用于多種用途中，包括這種開關(guān)還可以降低性能。例如，當使用具有由開關(guān)時鐘信號控制的柵極的場效應(yīng)晶體管(FET)實施開關(guān)時，作為對開關(guān)時鐘信號的上升沿或下降沿的應(yīng)答，位移電流可以流動通過寄生柵極-源電容和/或柵極-漏電容。這種親合可以導(dǎo)致時鐘饋穿(feed-through)和/或電荷注入效應(yīng)。
[0023]因此，電子電路中包括時鐘控制開關(guān)可以導(dǎo)致產(chǎn)生由電子電路生成的輸出信號，所述電子電路在開關(guān)時鐘信號的基頻及其諧頻處具有紋波或毛刺。盡管開關(guān)時鐘信號的基頻可以選擇為高于輸出信號的帶寬，當隨后通過模數(shù)轉(zhuǎn)換器(ADC)或其他采樣電路對放大器的輸出信號進行采樣時，來自時鐘信號的紋波能夠與低頻混疊并且破壞信號完整性。
[0024]在某些構(gòu)造中，采樣時鐘信號可以與由時鐘控制開關(guān)使用的開關(guān)時鐘信號同步，以增加混疊的可預(yù)見性。然而，這種構(gòu)造可以通過使得開關(guān)時鐘信號的基頻或一個諧頻大約等于采樣時鐘信號的基頻或一個諧頻，進一步加重混疊問題。本領(lǐng)域普通技術(shù)人員將領(lǐng)會，這種構(gòu)造可以使時鐘紋波與DC混疊，從而不期望地產(chǎn)生DC偏移。
[0025]ADC或其他采樣電路可以在輸入處包括抗混疊濾波器，以減少混疊。然而，在高精確信號處理系統(tǒng)中，抗混疊濾波器單獨不足以阻止混疊。例如，當來自開關(guān)電路的輸出信號包括具有100_200μν振幅的紋波并且抗混疊濾波器以因子10阻止紋波時，由抗混疊濾波器輸出的經(jīng)過濾信號仍然可以包括具有10-20μν振幅的時鐘紋波。這種紋波可以直接與DC混疊或者通過采樣與低頻波段混疊，從而破壞信號完整性和/或產(chǎn)生大約10-20μν的DC偏移。
[0026]輸出信號中時鐘紋波的振幅可以隨多個參數(shù)變化，包括例如溫度、輸入共模電壓、供電電壓、流程和/或負載電流。時鐘紋波振幅的變化可以加重實施抗混疊濾波器的復(fù)雜性，和/或能夠使失調(diào)電壓(Vo s)偏差、共模抑制比(CMRR)和/或電源供電抑制比(PSRR)的性能顯著下降。
[0027]本文提供了用于電子電路中抗混疊的設(shè)備和方法。在某些構(gòu)造中，利用開關(guān)時鐘信號和采樣時鐘信號操作的電路可以具有周期性相位反轉(zhuǎn)的一個或多個開關(guān)時鐘信號和采樣時鐘信號。相位反轉(zhuǎn)的周期可以大于初始開關(guān)和/或采樣時鐘信號的周期的兩倍。通過選擇相位反轉(zhuǎn)周期(或頻率)，可以去除來自開關(guān)和采樣時鐘信號的混合信號的混疊分量(例如DC分量和/或低頻分量)。
[0028]在一個示例中，與時鐘混疊相關(guān)的問題可以通過周期性反轉(zhuǎn)開關(guān)時鐘信號的相位而緩解，其中反轉(zhuǎn)頻率Frev大約等于開關(guān)時鐘信號FaK的頻率除以N，其中N是大于的因子。本領(lǐng)域技術(shù)人員將領(lǐng)會，相位調(diào)制可以在Frev某些諧頻處消除光譜分量，并且在頻率[FaK+(2j+l)Fai(]處產(chǎn)生邊帶諧頻，其中j為整數(shù)
[0029]如本領(lǐng)域技術(shù)人員將領(lǐng)會，輸出信號內(nèi)開關(guān)時鐘信號的紋波可以與采樣時鐘信號混合，從而導(dǎo)致混疊。在無時鐘相位反轉(zhuǎn)的情況下，混疊可以以混疊頻率Falias發(fā)生，所述混疊頻率大約等于k*Fj辭_m*F ακ，其中k和m是大于或等于I的整數(shù)，F(xiàn)辦是米樣時鐘彳目號的頻率，F(xiàn)aK是開關(guān)時鐘信號的頻率。一些混疊頻率Falias可以發(fā)生于低頻或者DC處，其可以破壞信號完整性和/或產(chǎn)生DC偏移。然而，通過以反轉(zhuǎn)頻率Frev提供相位反轉(zhuǎn)，可以有效地調(diào)制混疊頻率Falias，從而使混疊上變頻為FALIAS+FREV。當上變頻的混疊頻率FALIAS+FREV超過所測定或所采樣信號的帶寬時，與開關(guān)時鐘信號相關(guān)的混疊應(yīng)當不會干擾目標信號。
[0030]盡管上述示例在反轉(zhuǎn)開關(guān)時鐘信號相位的背景下描述了相位反轉(zhuǎn)，本文的教導(dǎo)還可應(yīng)用于對采樣時鐘信號而非開關(guān)時鐘信號進行相位反轉(zhuǎn)的構(gòu)造，還可應(yīng)用于對采樣時鐘信號和開關(guān)時鐘信號兩者進行相位反轉(zhuǎn)的構(gòu)造。在某些構(gòu)造中，當對采樣時鐘信號和開關(guān)時鐘信號兩者進行相位反轉(zhuǎn)時，選擇不同的相位反轉(zhuǎn)頻率。
[0031]本文的教導(dǎo)可以用于通過將混疊音位移至目標信號帶寬之外從而增強電子系統(tǒng)的性能。因此，電子系統(tǒng)可以以增強的性能運行，包括例如較小的DC偏移、更好的CMRR、更好的PSRR和/或較高的信號完整性。在某些構(gòu)造中，相位反轉(zhuǎn)可以緩解對于抗混疊濾波器的需要和/或放寬抗混疊濾波器的設(shè)計限制，從而減少電子系統(tǒng)的復(fù)雜性、尺寸、功耗和/或成本。
[0032]本文描述的抗混疊減少方案可以用于多種電子系統(tǒng)和應(yīng)用中。例如，在一個示例中，放大器例如斬波和/或自穩(wěn)零放大器使用由開關(guān)時鐘信號控制的開關(guān)運用，并且通過ADC或者由采樣時鐘信號控制的其他采樣電路對放大器的輸出進行采樣。在這種構(gòu)造中，開關(guān)時鐘信號和/或采樣時鐘信號可以被配置為根據(jù)本文的教導(dǎo)利用周期性相位反轉(zhuǎn)而運行。在另一個示例中，開關(guān)能量轉(zhuǎn)換器例如降壓轉(zhuǎn)換器、升壓轉(zhuǎn)換器或者電荷栗，可以基于開關(guān)時鐘信號產(chǎn)生穩(wěn)定供電電壓。此外，采樣電路可以部分地由穩(wěn)定供電電壓供能，并且采樣電路的采樣操作可以由采樣時鐘信號控制。在這種構(gòu)造中，開關(guān)時鐘信號和/或采樣時鐘信號可以被配置為根據(jù)本文的教導(dǎo)利用周期性相位反轉(zhuǎn)而運行。
[0033]如本文所述，圖1A-3C中相同的數(shù)字引用可以表示相同、基本上相似或相應(yīng)的性質(zhì)、元素、組件或功能。
[0034]圖1A是示出根據(jù)一個實施方案的抗混疊電路示例的示意性框圖。所示抗混疊電路10a包括時鐘修正電路102、開關(guān)電路108和采樣電路112。時鐘修正電路102可以接收輸入時鐘信號104并且生成開關(guān)時鐘信號106，其可以被提供至開關(guān)電路108。開關(guān)電路108可以接收輸入信號109和開關(guān)時鐘信號106，并且提供輸出信號110至采樣電路112。采樣電路112可以從開關(guān)電路108和采樣時鐘信號114接收輸出信號110，并且生成采樣出的信號116。
[0035]仍然參照圖1A，時鐘修正電路102被配置為接受輸入信號例如輸入時鐘信號104，并且產(chǎn)生輸出信號例如開關(guān)時鐘信號106。時鐘修正電路102的輸出信號是基于輸入時鐘信號104生成的經(jīng)修正的時鐘信號。時鐘修正電路102可以周期性反轉(zhuǎn)輸入時鐘信號104，以產(chǎn)生經(jīng)修正的時鐘信號。在一個實施方案中，輸入時鐘信號104的反轉(zhuǎn)周期可以選擇為輸入時鐘信號104的周期的整數(shù)倍。在該實施方案中，輸入時鐘信號104的頻率是輸入時鐘信號104反轉(zhuǎn)頻率的整數(shù)倍。例如，如果輸入時鐘信號104的頻率是Faii，輸入時鐘信號104的反轉(zhuǎn)頻率Frev可以是FaK/N，其中N可以是大于2的整數(shù)因子。因子N為大于2的2的冪次方(例如2、4、
8、16等)對于生成周期性反相信號可以是有利的。在其他實施方案中，因子N可以是非整數(shù)，這可以在例如小數(shù)分頻電路中實施。時鐘修正電路102可以以多種途徑實施，其中一些隨下面圖2A-2B進一步詳細描述。
[0036]仍然參照1A，開關(guān)電路108可以是基于時鐘信號例如開關(guān)時鐘信號106執(zhí)行開關(guān)操作的時鐘電路。開關(guān)電路108可以從時鐘修正電路102接收開關(guān)時鐘信號106以執(zhí)行其開關(guān)操作。在一些實施方案中，開關(guān)電路108可以是放大器、緩沖器或者有源濾波器，其定時應(yīng)用斬波、自穩(wěn)零或者電容開關(guān)(例如在開關(guān)電容電路中)。在其他實施方案中，開關(guān)電路108可以是為信號處理系統(tǒng)的一個或多個區(qū)供能并且利用開關(guān)操作的電源，例如DC/DC轉(zhuǎn)換器、電荷栗等，以產(chǎn)生與例如外部供電電壓不同的局部電壓。
[0037]在一個實施方案中，開關(guān)電路108包括一個或多個場效應(yīng)晶體管(FET)，例如金屬氧化物半導(dǎo)體(MOS)晶體管。此外，F(xiàn)ET的柵極可以由開關(guān)時鐘信號106控制，并且FET可以在開關(guān)電路108的信號通道中運行。另外，F(xiàn)ET的寄生柵極-源和/或柵極-漏電容可以產(chǎn)生電荷注入和/或時鐘耦合，這可以導(dǎo)致在開關(guān)時鐘信號106的基頻及其諧頻處在輸出信號110中產(chǎn)生紋波。
[0038]仍然參照1A，采樣電路112可以是基于時鐘信號例如采樣時鐘信號114，對其輸入信號(在本示例中對應(yīng)于輸出信號110)進行采樣的定時電路。采樣電路112可以從開關(guān)電路108接收輸出信號110，并且基于采樣時鐘信號114生成采樣出的信號116。在一些實施方案中，采樣出的信號116可以是輸出信號110的采樣形式。在其他實施方案中，采樣出的信號116可以是采樣電路112的另一個輸入(圖1A中未顯示)的采樣形式，輸出信號110可以用作采樣電路112的供電電壓。采樣電路112可以包括采樣組件，其可以例如用于模數(shù)轉(zhuǎn)換器(ADC)(例如流水線、算法、sigma-deIta、逐次逼近寄存器(successive approximat1nregister，SAR)以及其他ADC類型)和開關(guān)電容電路(例如有源開關(guān)電容濾波器和采樣-保持電路)中。開關(guān)電路108和采樣電路112的一些實施示例隨下面圖3A-3C進一步討論。
[0039]在圖1A所示實施方案中，將由時鐘修正電路102生成的經(jīng)修正的時鐘信號提供給開關(guān)電路108，作為開關(guān)時鐘信號106。如下面隨圖1B-1C進一步討論，來自時鐘修正電路102的經(jīng)修正的時鐘信號輸出可以用作不同的定時電路例如采樣電路112的時鐘信號。周期性反轉(zhuǎn)時鐘修正電路102中輸入時鐘信號104的相位可以有利地改變頻率域特征，以去除混疊。例如，周期性反轉(zhuǎn)輸入時鐘信號的相位可以將混疊音位移至目標信號的帶寬之外。一個實施示例的信號頻率域和時間域圖隨下面圖4A-4B進一步詳細描述。
[0040]在某些構(gòu)造中，開關(guān)時鐘信號106可以與采樣時鐘信號114同步，以使混疊音將具有可預(yù)期且穩(wěn)定的頻率。然而，在其他構(gòu)造中，開關(guān)時鐘信號106和采樣時鐘信號114可以是不同步的。
[0041]圖1B是示出根據(jù)另一個實施方案的抗混疊電路示例的示意性框圖。所示抗混疊電路10b包括時鐘修正電路102、開關(guān)電路108和采樣電路112。在圖1B所示實施方案中，時鐘修正電路102接收并修正輸入時鐘信號105，以將采樣時鐘信號114輸出至采樣電路112。因此，所示構(gòu)造為采樣時鐘信號114而非開關(guān)時鐘信號106提供相位反轉(zhuǎn)。圖1B的抗混疊電路I OOb的其余細節(jié)與圖1A的抗混疊電路I OOa相似。
[0042]圖1C是示出根據(jù)另一個實施方案的抗混疊電路示例的示意性框圖。所示抗混疊電路10c包括第一時鐘修正電路102a、第二時鐘修正電路102b、開關(guān)電路108和采樣電路112。第一時鐘修正電路102a可以接收輸入時鐘信號104，并且將開關(guān)時鐘信號106輸出至開關(guān)電路108。第二時鐘修正電路102b可以接收第二輸入時鐘信號105，并且將采樣時鐘信號114輸出至采樣電路112。
[0043]在圖1C所示實施方案中，第一時鐘修正電路102a中輸入時鐘104的反轉(zhuǎn)頻率與第二時鐘修正電路102b中第二輸入時鐘105的反轉(zhuǎn)頻率可以是不同的，以去除混疊，并且確保將任何混疊音位移至目標信號的帶寬之外。圖1C的抗混疊電路10c的其余細節(jié)同之前描述。
[0044]圖2A是示出根據(jù)一個實施方案圖1A-1C的時鐘修正電路的示意性框圖。時鐘修正電路201a可以是時鐘修正電路102(圖1A-1B)、第一時鐘修正電路102a(圖1C)和第二時鐘修正電路102b(圖1C)的一個實施示例。所示時鐘修正電路201a包括輸入時鐘信號104、分頻器202、相位反轉(zhuǎn)信號204、異OR(XOR)電205和經(jīng)修正的時鐘信號206。
[0045]在所示構(gòu)造中，分頻器202通過將輸入時鐘信號104除以因子N，生成相位反轉(zhuǎn)信號204。分頻器202是相位反轉(zhuǎn)電路的一個實施示例，其被配置以生成相位反轉(zhuǎn)信號204。在其他實施方案中，可以使用其他合適的電路來實施提供相位反轉(zhuǎn)信號204的相位反轉(zhuǎn)電路。時鐘修正電路201a基于相位反轉(zhuǎn)信號204和輸入時鐘信號104的XOR操作生成經(jīng)修正的時鐘信號206。盡管圖2A-2B中的示例示出了利用指示相位反轉(zhuǎn)的信號(例如相位反轉(zhuǎn)信號204)以及隨后的邏輯電路(例如XOR電路20 5)生成經(jīng)修正的時鐘信號206，本領(lǐng)域普通技術(shù)人員可以利用其他中間信號和電路元件實施時鐘修正電路102(圖1A-1B)、102a、102b(圖1C)，以由輸入信號104生成經(jīng)修正的時鐘信號206。
[0046]在相位反轉(zhuǎn)信號因子為大于2的2的冪次方的實施方案中，分頻器202可以以級聯(lián)式觸發(fā)器實施。例如，2個或多個D觸發(fā)器可以級聯(lián)排列，其中特定觸發(fā)器的輸入和輸出經(jīng)由反相數(shù)字反饋環(huán)路與另一個電學(xué)連接。此外，級聯(lián)中的第一 D觸發(fā)器的時鐘輸入可以接收輸入時鐘信號104，第一 D觸發(fā)器的輸出可以提供為第二 D觸發(fā)器的時鐘輸入。同樣地，第二 D觸發(fā)器的時鐘輸出可以提供為第三D觸發(fā)器的時鐘輸入，等等。級聯(lián)中最后一個D觸發(fā)器的輸出可以生成經(jīng)修正的時鐘信號206。
[0047]圖2B是示出根據(jù)另一個實施方案1A-1C的時鐘修正電路的示意性框圖。時鐘修正電路201b可以是時鐘修正電路102(圖1A-1B)、第一時鐘修正電路102a(圖1C)和第二時鐘修正電路102b(圖1C)的一個實施示例。所示時鐘修正電路201b包括輸入時鐘信號104、分頻器202、相位反轉(zhuǎn)信號204、邏輯電路207和經(jīng)修正的時鐘信號206。圖2B中所示邏輯電路207包括第一轉(zhuǎn)換器222、第二轉(zhuǎn)換器226、第一開關(guān)220和第二開關(guān)224。
[0048]邏輯電路207可以包括例如多個轉(zhuǎn)換器和開關(guān)的元件，以由輸入時鐘信號104和相位反轉(zhuǎn)信號204生成經(jīng)修正的時鐘信號206。邏輯電路207可以包括除圖2B所示以外的元件，以執(zhí)行相同的邏輯功能。在一些實施方案中，圖2A中分頻器202和XOR電路205的組合以及圖2B中分頻器202和邏輯電路207的組合可以與其他元件實施，以生成經(jīng)修正的時鐘信號206，其具有與輸入時鐘104相比周期性反轉(zhuǎn)的相位。闡述經(jīng)修正的時鐘信號206的一個實施示例的信號時間域圖隨下面圖4B進一步討論。
[0049]圖3A是根據(jù)一個實施方案的抗混疊電路的一個實施示例。圖3A中所示實施示例包括自穩(wěn)零放大器308a，其可以是開關(guān)電路108(圖1A-1C)的一個示例。此外，圖3A中所示實施不例包括?目號米樣電路312a其可以是米樣電路112 (圖1A-1C)的一個不例。彳目號米樣電路312a的輸出％吐可以是采樣出的信號116 (圖1A-1C)的一個示例。圖3A中所示自穩(wěn)零放大器308a包括多路復(fù)用器320、第一放大器322、第二放大器324、第三放大器325和開關(guān)328。圖3A中所示信號采樣電路包括采樣前電路330a、采樣后電路332a和采樣開關(guān)334a。
[0050]放大器例如運算放大器或儀表放大器，可以包括自穩(wěn)零電路，例如以減少放大器的輸入失調(diào)電壓或者減少閃爍噪聲。在某些實施中，自穩(wěn)零放大器可以包括主要放大器、輔助放大器和電容，輔助放大器可以在自穩(wěn)零期運行，以存儲穿過電容的電壓，對主要放大器的輸入失調(diào)電壓進行校正。圖3A中所示自穩(wěn)零放大器308a接收開關(guān)時鐘信號106，基于隨圖1A-1C討論的實施，其可以是或者不是經(jīng)修正的時鐘信號206(圖2A-2B)。自穩(wěn)零放大器308a可以基于開關(guān)時鐘信號106在自穩(wěn)零和放大期之間執(zhí)行其開關(guān)操作。在本示例中，包括輔助放大器A3的自穩(wěn)零電路被配置為根據(jù)開關(guān)時鐘信號106隨開關(guān)的打開和關(guān)閉而發(fā)揮自穩(wěn)零功能。信號采樣電路312a可以包括采樣前和采樣后電路，并且采樣可以根據(jù)采樣時鐘114發(fā)生。
[0051 ]圖3B是根據(jù)一個實施方案的抗混疊電路的另一個實施示例。圖3B中所示實施示例包括斬波放大器308b，其可以是開關(guān)電路108(圖1A-1C)的一個示例，以及信號采樣電路312b其可以是采樣電路112(圖1A-1C)的一個示例。放大器例如運算放大器或儀表放大器，可以包括斬波電路，以減少放大器的輸入失調(diào)電壓。在某些應(yīng)用例如高精度放大中，放大器具有低的輸入偏移是理想的。圖3B中所示斬波放大器308b包括第一斬波340、第一放大器342、第二斬波344和第二放大器346。圖3B中所示信號采樣電路包括采樣前電路330b、采樣后電路332b和采樣開關(guān)334b。
[0052]例如，在斬波放大器中，輸入斬波開關(guān)(在本示例中為SI)可以用于在輸入斬波操作過程中斬波或調(diào)制放大器的輸入信號，從而上調(diào)放大器輸入信號的頻率。此外，放大器可以包括用于過濾放大器的輸入偏移的濾波器，其頻率可以與經(jīng)斬波的輸入信號不同。放大器可以進一步包括輸出斬波開關(guān)(在本示例中為S2)，其用于在輸出斬波操作過程中解調(diào)制或者下調(diào)經(jīng)斬波的輸入信號的頻率。圖3B中所示斬波放大器308b接收開關(guān)時鐘信號106，基于隨圖1A-1C討論的實施，其可以是或者不是經(jīng)修正的時鐘信號206(圖2A-2B)。斬波放大器308b可以根據(jù)開關(guān)時鐘106在輸入和輸出斬波開關(guān)(分別為SI和S2)處斬波。
[0053]盡管圖3A示出了自穩(wěn)零放大器，圖3B示出了斬波放大器，本文的教導(dǎo)還可以應(yīng)用于施行自穩(wěn)零和斬波兩者的放大器。此外，盡管圖3A和圖3B示出了自穩(wěn)零和斬波放大器的具體的實施，本文的教導(dǎo)可以應(yīng)用于利用多種放大器拓撲結(jié)構(gòu)實施的自穩(wěn)零和/或斬波放大器。
[0054]圖3C是根據(jù)一個實施方案的抗混疊電路的另一個實施示例。圖3C中所示實施示例包括開關(guān)能量轉(zhuǎn)換器308c，其可以是開關(guān)電路108(圖1A-1C)的一個示例，以及信號采樣電路312c，其可以是采樣電路112(圖1A-1C)的一個示例。圖3C中所示開關(guān)能量轉(zhuǎn)換器308c接收開關(guān)時鐘信號106，基于隨圖1A-1C討論的實施，其可以是或者不是經(jīng)修正的時鐘信號206(圖2A-2B)。圖3C中所示開關(guān)能量轉(zhuǎn)換器308c包括開關(guān)350，圖3C中所示信號采樣電路包括采樣前電路330c、采樣后電路332c和采樣開關(guān)334c。
[0055]開關(guān)能量轉(zhuǎn)換器基于打開和關(guān)閉基于開關(guān)時鐘信號106的時間的一個或多個開關(guān)(例如FET)，調(diào)節(jié)供電電壓V供fe。開關(guān)能量轉(zhuǎn)換器的示例包括但不限于降壓轉(zhuǎn)換器、升壓轉(zhuǎn)換器或者電荷栗。信號采樣電路112部分地由供電電壓V她供能，其可以包括在開關(guān)時鐘信號106的基頻及其諧頻處的紋波。供電電壓V她中的時鐘紋波可以由采樣時鐘信號114調(diào)制。通過應(yīng)用周期性相位反轉(zhuǎn)，可以將混疊音位移至目標信號的帶寬之外。
[0056]盡管圖3A-3C示出了根據(jù)本文教導(dǎo)使用相位反轉(zhuǎn)的電子電路的3個示例，由相位反轉(zhuǎn)導(dǎo)致的抗混疊可以應(yīng)用于多種電子電路中。例如，開關(guān)電路108可以包括多種電路，包括例如放大器、緩沖器、濾波器和/或開關(guān)調(diào)節(jié)器。此外，采樣電路112可以包括任意適宜的電路，其包括由采樣時鐘信號控制的采樣電路。
[0057]圖4A示出了根據(jù)一個實施方案的抗混疊電路示例的頻率域圖。當電路包括分別具有開關(guān)時鐘和采樣時鐘的開關(guān)區(qū)和采樣區(qū)時，不期望的耦合可以導(dǎo)致低的混疊頻率，因為第一時鐘信號可以放大并與第二時鐘信號混合。例如，在沒有時鐘反轉(zhuǎn)的情況下，頻率關(guān)的開關(guān)時鐘信號和頻率F辦的采樣時鐘信號可以混合，并混疊SFaIias = (k XFap-mXF開關(guān))，其中k，m=l、2、...，并且可以在諧頻處產(chǎn)生DC偏移和頻率分量，包括低頻帶中的高幅頻率分量。通過周期性反轉(zhuǎn)開關(guān)和采樣時鐘之一或兩者的相位，本文公開的內(nèi)容使得某些頻率分量相互抵消，以使例如從期望去除DC或低混疊頻率分量的電路中去除DC或低頻分量。
[0058]圖4A的頻率域圖示出了電路10a(圖1A)的實施示例，其中開關(guān)時鐘信號106是輸入時鐘信號104(圖1A)的周期性相位反轉(zhuǎn)形式。圖1A的第一幅圖顯示了開關(guān)時鐘信號106(圖1A)的頻率分量，其在本示例中是圖2A-2B的經(jīng)修正的時鐘信號206。如之前隨圖1A所討論，相位反轉(zhuǎn)頻率可以是FREv = Fai(/N，其中N>2，并且在圖4A-4B中，描述了N=4的實施示例。方形波時鐘信號的這種相位調(diào)制是頻率為FaK的時鐘方形波的倍數(shù)，經(jīng)相位反轉(zhuǎn)的信號方形波的頻率為Frev = Fclk/N，例如其中N=4。
[0059]如圖4A的第一幅圖所示，由時鐘修正電路102(圖1A)進行的這種相位反轉(zhuǎn)使得消除了Fclk及其諧頻處的頻率分量，并且在頻率Fclk+ (2 Xn+1) XFrev(其中11 = -2、_1、0、1、
2、...)處引入邊帶諧頻動。本領(lǐng)域普通技術(shù)人員可以通過改變N而改變邊帶諧頻，轉(zhuǎn)而改變Frev。如下面進一步所描述，N的選擇可以基于特定電路中所期望的目標低頻帶。
[0060]圖4A的第二幅圖示出了頻率為Fadc的采樣時鐘信號114(圖1A)的頻率分量。由于如圖4A的第一幅圖所示，開關(guān)時鐘信號106(圖1A)在FaK及其諧頻處的幅度為零，當開關(guān)時鐘信號106與采樣時鐘信號114混合時，如圖4A的第三幅圖所示，采樣后所得信號在Frev處具有最低非零分量。如圖4A的第三幅圖所示，本文公開的內(nèi)容產(chǎn)生了零DC分量和Frev以下的低頻帶，無混疊頻率分量。通過選擇適宜的N(以及轉(zhuǎn)而Frev)，本文公開的內(nèi)容可以清除混疊頻率的Frev以下的低頻帶(包括DC偏移)，所述混疊頻率由開關(guān)和采樣時鐘的混合導(dǎo)致產(chǎn)生。去除低頻帶分量(以及DC偏移)在例如目標信號(例如數(shù)據(jù)信號)占據(jù)低頻帶并且受益于該帶中無任何混疊信號的電路中是有利的。
[0061 ]圖4B示出了圖4A的抗混疊電路示例的時間域圖。圖4B的三幅時間域圖分別對應(yīng)于圖4A的頻率域圖，其中N = 4。開關(guān)時鐘信號106(圖1A)在本示例中是經(jīng)修正的時鐘信號206(圖2A-2B)，其在每個反轉(zhuǎn)周期Trev均發(fā)生相位反轉(zhuǎn)，其中Trev為1/Frev = 4/Fcu(。當開關(guān)時鐘信號106(圖1A)與采樣時鐘信號114(圖1A)混合時，如圖4B的第三幅圖所示，采樣后所得信號在時間域中無DC偏移。盡管圖4A-4B示出了圖1A中描述的一個實施示例，實施圖1B和IC中描述的實施方案并且適宜地選擇一個或多個時鐘反轉(zhuǎn)頻率，可以產(chǎn)生類似的優(yōu)勢。
[0062]上述描述和主張可以是指“連接”或“耦合”到一起的元件或特征。如本文所使用，除非另外明確說明，“連接”是指一種元件或特征直接或間接與另一種元件或特征連接，且不必是機械地連接。同樣地，除非另外明確說明，“耦合”是指一種元件或特征直接或間接與另一種元件或特征耦合，且不必是機械地耦合。因此，盡管附圖中所示多幅示意圖描述了元件和組件的排列示例，實際的實施方案中可以存在額外介入的元件、設(shè)備、特征或組件(假設(shè)所描述電路的功能性不會受到不利影響)。
[0063]如本文所使用，術(shù)語“確定”包括多種行為。例如，“確定”可以包括計算、運算、處理、導(dǎo)出、研究、查找(例如在表格、數(shù)據(jù)庫或另一種數(shù)據(jù)結(jié)構(gòu)中查找)、明確等。此外，“確定”可以包括接收(例如接收信息)、獲取(例如獲得存儲器中的數(shù)據(jù))等。此外，“確定”可以包括分解、選擇、挑選、建立等。進一步地，在某些方面中，本文使用的“信道寬度”可以包括或可以還指帶寬。
[0064]以上描述的方法的多種操作可以由能夠執(zhí)行所述操作的任意適宜的構(gòu)件實施，例如多種硬件和/或軟件組件、電路和/或模塊。一般來講，附圖中所示任意操作可以由能夠執(zhí)行所述操作的相應(yīng)功能性構(gòu)件執(zhí)行。
[0065]隨本公開描述的多種說明性邏輯塊、模塊和電話可以使用設(shè)計用于執(zhí)行本文所述功能的通用處理器、數(shù)字信號處理器(DSP)、應(yīng)用特異性集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或者其他可編程邏輯器件(PLD)、分立式柵極或晶體管邏輯、分立式硬件組件或其任意組合實施或執(zhí)行。通用處理器可以是微處理器，然而備選地，處理器可以是市售處理器、控制器、微控制器或狀態(tài)機。處理器還可以以運算器件的組合實施，例如DSP和微處理器、多個微處理器、一個或多個微處理器與DSP核或者任何其他這種構(gòu)造的組合。
[0066]本文公開的方法包括用于完成所述方法的一個或多個步驟或行為。方法步驟和/或行為可以在不偏離權(quán)利要求的范圍的情況下互相交叉使用。換言之，除非特別說明步驟或行為的特定次序，可以在不偏離權(quán)利要求的范圍的情況下對特定步驟和/或行為的次序和/或使用進行修改。
[0067]應(yīng)用
[0068]此外，所公開的方法、系統(tǒng)和/或設(shè)備可以在多種電子器件中實施。電子器件的不例可以包括但不限于消費型電子產(chǎn)品、消費型電子產(chǎn)品的一部分、電子測試設(shè)備等。電子器件的示例還可以包括存儲芯片、存儲模塊、光學(xué)網(wǎng)絡(luò)或其他通信網(wǎng)絡(luò)的電路以及硬盤驅(qū)動器電路。消費型電子產(chǎn)品可以包括但不限于無線設(shè)備、移動電話、蜂窩基站、電話、電視機、計算機顯示器、計算機、手持式計算機、個人數(shù)字助理(PDA)、微波爐、制冷機、立體音響系統(tǒng)、盒式錄音機或播放器、DVD播放器、CD播放器、VCR、MP3播放器、收音機、攝像機、照相機、數(shù)字照相機、便攜式存儲芯片、洗衣機、烘干機、洗衣機/烘干機、復(fù)印機、圖文傳真機、掃描儀、多功能外圍設(shè)備、腕表、鐘表等。進一步地，電子器件可以包括未完成的廣品。
[0069]將要理解的是，實施并不限于以上所示精確的構(gòu)造和組件。在不偏離實施范圍的情況下，可以對上述方法和設(shè)備的排列、操作和細節(jié)進行多種修改、改變和變化。
[0070]盡管依據(jù)某些實施方案對本發(fā)明進行了描述，對于本領(lǐng)域技術(shù)人員來說顯而易見的其他實施方案，包括未提供本文所示所有特征和優(yōu)勢的實施方案，也處于本發(fā)明的范圍內(nèi)。此外，以上所述多個實施方案可以聯(lián)合，以提供進一步的實施方案。此外，在一個實施方案中所示某些特征還可以合并入其他實施方案中。
【主權(quán)項】
1.一種設(shè)備，其包括: 開關(guān)電路，其被配置以接收第一時鐘信號并且生成輸出信號，其中所述開關(guān)電路包括被配置以接收第一時鐘信號的第一開關(guān)，其中所述第一時鐘信號被配置以控制開關(guān)電路的開關(guān)操作； 采樣電路，其被配置以接收第二時鐘信號和輸出信號，其中所述采樣電路包括被配置以接收第二時鐘信號的第二開關(guān)，其中所述第二時鐘信號被配置以控制采樣電路的采樣操作；以及 第一時鐘修正電路，其被配置以接收第一輸入時鐘信號并且通過周期性反轉(zhuǎn)第一輸入時鐘信號的相位生成第一經(jīng)修正的時鐘信號，其中所述第一經(jīng)修正的時鐘信號包括第一時鐘信號或第二時鐘信號。2.權(quán)利要求1所述的設(shè)備，進一步包括: 第二時鐘修正電路，其被配置以接收第二輸入時鐘信號并且通過周期性反轉(zhuǎn)第二輸入時鐘信號的相位生成第二經(jīng)修正的時鐘信號； 其中所述第一經(jīng)修正的時鐘信號包括第一時鐘信號，所述第二經(jīng)修正的時鐘信號包括第二時鐘信號， 其中周期性反轉(zhuǎn)第一輸入時鐘信號的相位的頻率與周期性反轉(zhuǎn)第二輸入時鐘信號的相位的頻率是不同的。3.權(quán)利要求1所述的設(shè)備，其中所述第一時鐘信號和所述第二時鐘信號是同步的。4.權(quán)利要求1所述的設(shè)備，其中所述開關(guān)電路包括至少一個斬波放大器或自穩(wěn)零放大器。5.權(quán)利要求1所述的設(shè)備，其中所述開關(guān)電路包括開關(guān)能量轉(zhuǎn)換器。6.權(quán)利要求1所述的設(shè)備，其中所述采樣電路包括模數(shù)轉(zhuǎn)換器(ADC)。7.權(quán)利要求1的設(shè)備，其中所述周期性反轉(zhuǎn)第一輸入時鐘信號的相位的頻率是基于第一輸入時鐘信號的頻率。8.權(quán)利要求7的設(shè)備，其中所述第一時鐘修正電路包括: 相位反轉(zhuǎn)電路，其被配置以基于第一輸入時鐘信號的頻率生成相位反轉(zhuǎn)信號；以及 邏輯電路，其被配置以基于第一時鐘信號和相位反轉(zhuǎn)信號生成第一經(jīng)修正的時鐘信號。9.權(quán)利要求8的設(shè)備，其中所述相位反轉(zhuǎn)電路包括分頻器，其被配置以提供大于2的整數(shù)因子的分頻。10.權(quán)利要求8的設(shè)備，其中所述邏輯電路包括異OR(XOR)電路。11.權(quán)利要求7的設(shè)備，其中所述周期性反轉(zhuǎn)第一輸入時鐘信號的相位的頻率少于第一輸入時鐘信號的頻率的1/2。12.一種方法，其包括: 接收第一時鐘信號作為輸入至開關(guān)電路； 利用第一時鐘信號控制開關(guān)電路的開關(guān)操作； 基于開關(guān)操作生成開關(guān)電路的輸出信號； 接收第二時鐘信號和輸出信號作為輸入至采樣電路； 利用第二時鐘信號控制采樣電路的采樣操作；以及 基于周期性反轉(zhuǎn)第一輸入時鐘信號的相位生成第一經(jīng)修正的時鐘信號，其中所述第一經(jīng)修正的時鐘信號包括第一時鐘信號或第二時鐘信號。13.權(quán)利要求12的方法，其進一步包括: 基于周期性反轉(zhuǎn)第二輸入時鐘信號的相位生成第二經(jīng)修正的時鐘信號， 其中所述第一經(jīng)修正的時鐘信號包括第一時鐘信號，所述第二經(jīng)修正的時鐘信號包括第二時鐘信號， 其中周期性反轉(zhuǎn)第一輸入時鐘信號的相位的頻率與周期性反轉(zhuǎn)第二輸入時鐘信號的相位的頻率是不同的。14.權(quán)利要求12的方法，其中開關(guān)電路輸出信號的混疊頻率位移至目標信號基帶之外。15.權(quán)利要求12的方法，其進一步包括使所述第一時鐘信號與所述第二時鐘信號同步。16.權(quán)利要求12的方法，其中基于周期性反轉(zhuǎn)第一輸入時鐘信號的相位生成第一經(jīng)修正的時鐘信號包括基于第一輸入時鐘信號的頻率周期性反轉(zhuǎn)第一輸入時鐘信號的相位。17.權(quán)利要求16的方法，其進一步包括: 基于第一輸入時鐘信號的頻率生成相位反轉(zhuǎn)信號；以及 基于第一時鐘信號和相位反轉(zhuǎn)信號生成第一經(jīng)修正的時鐘信號。18.權(quán)利要求16的方法，其中所述周期性反轉(zhuǎn)第一輸入時鐘信號的相位的頻率少于第一輸入時鐘信號的頻率的1/2。19.一種設(shè)備，其包括: 用于接收第一時鐘信號的構(gòu)件，其中所述第一時鐘信號被配置以控制開關(guān)操作； 用于由部分地基于第一時鐘信號的開關(guān)操作生成輸出信號的構(gòu)件； 用于接收第二時鐘信號和輸出信號的構(gòu)件，其中所述第二時鐘信號被配置以控制采樣操作；以及 用于接收第一輸入時鐘信號并且周期性反轉(zhuǎn)所述第一輸入時鐘信號的相位從而生成第一經(jīng)修正的時鐘信號的構(gòu)件，其中所述第一經(jīng)修正的時鐘信號包括第一時鐘信號或第二時鐘信號。20.權(quán)利要求19的設(shè)備，其進一步包括: 用于接收第二輸入時鐘信號并且周期性反轉(zhuǎn)所述第二輸入時鐘信號的相位從而生成第二經(jīng)修正的時鐘信號的構(gòu)件， 其中所述第一經(jīng)修正的時鐘信號包括第一時鐘信號，所述第二經(jīng)修正的時鐘信號包括第二時鐘信號， 其中周期性反轉(zhuǎn)第一輸入時鐘信號的相位的頻率與周期性反轉(zhuǎn)第二輸入時鐘信號的相位的頻率是不同的。
【文檔編號】H03F3/217GK106026951SQ201610190771
【公開日】2016年10月12日
【申請日】2016年3月30日
【發(fā)明人】E·伊瓦諾夫
【申請人】美國亞德諾半導(dǎo)體公司