一種多路高速adc同步采集電路的制作方法
【專利摘要】一種多路高速ADC同步采集電路，包括4個ADC、一組與ADC適配的ADC電源、同步時鐘產(chǎn)生電路和寬頻信號調(diào)理電路；ADC電源分別與ADC連接，所述寬頻調(diào)理電路輸出端分別接入ADC的輸入端，同步時鐘產(chǎn)生電路輸出端分為四路接入每個ADC，ADC輸出端接入FMC電路；同步時鐘產(chǎn)生電路包括時鐘產(chǎn)生芯片和零延遲時鐘芯片；寬頻調(diào)理電路包括依次連接的前端濾波電路、交流耦合電路和阻抗匹配電路。時鐘產(chǎn)生芯片的時鐘均方根抖動小于400fs，為了滿足ADC的信噪比和同步性，選擇抖動性能好的時鐘源有利于電路工作。通過寬頻調(diào)理電路可有效濾除高中頻信號輸入時的噪聲和干擾，采用同步時鐘產(chǎn)生電路，有效保證信號輸出的同步。
【專利說明】—種多路高速ADC同步采集電路
【技術領域】
[0001]本實用新型涉及一種同步采集電路，尤其是一種多路高速ADC同步采集電路。
【背景技術】
[0002]高速ADC是基于軟件無線電平臺的接收設備的關鍵部分，ADC性能的好壞直接影響系統(tǒng)的整體性能。對于需要對多路信號同步采集、處理的系統(tǒng)，對ADC的同步性以及信噪比(SNR)要求十分苛刻，采樣時鐘的要求也非常敏感，因此對ADC的采樣時鐘質(zhì)量有著嚴格的要求，現(xiàn)有技術中，ADC的同步性及SNR等性能成為制約軟件無線電平臺性能提升的瓶頸。
[0003]如何在保證信號采集的同時，保持信號相位穩(wěn)定，并能避免現(xiàn)有技術中復雜的接受設備，成為研究的重要方向，也是市場需求的必然趨勢。
實用新型內(nèi)容
[0004]實用新型目的:為了克服現(xiàn)有技術的不足，。
[0005]技術方案:一種多路高速ADC同步采集電路，包括4個ADC、一組與ADC適配的ADC電源、同步時鐘產(chǎn)生電路和寬頻信號調(diào)理電路；
[0006]ADC電源分別與ADC連接，所述寬頻調(diào)理電路輸出端分別接入ADC的輸入端，同步時鐘產(chǎn)生電路輸出端分為四路接入每個ADC，ADC輸出端接入FMC電路；
[0007]同步時鐘產(chǎn)生電路包括時鐘產(chǎn)生芯片和零延遲時鐘芯片；
[0008]寬頻調(diào)理電路包括依次連接的前端濾波電路、交流耦合電路和阻抗匹配電路。
[0009]時鐘產(chǎn)生芯片的時鐘均方根抖動小于400fs，為了滿足ADC的信噪比和同步性，選擇抖動性能好的時鐘源有利于電路工作。
[0010]有益效果:通過寬頻調(diào)理電路可有效濾除高中頻信號輸入時的噪聲和干擾，采用同步時鐘產(chǎn)生電路，有效保證信號輸出的同步。
【專利附圖】

【附圖說明】
[0011]圖1為系統(tǒng)組成框圖
[0012]圖2為SNR與時鐘抖動的關系
[0013]圖3為ADC輸入端時鐘匹配電路
[0014]圖4為寬頻信號調(diào)理電路
[0015]圖5為同步性測試結果圖
[0016]圖6為ADC采集輸出的SNR性能
【具體實施方式】
[0017]下面結合附圖對本實用新型做更進一步的解釋。
[0018]結合圖1所示，一種多路高速ADC同步采集電路，其特征在于，包括4個ADC、一組與ADC適配的ADC電源、同步時鐘產(chǎn)生電路和寬頻信號調(diào)理電路；
[0019]所述ADC電源分別接入ADC，所述寬頻調(diào)理電路輸出端分別接入ADC的輸入端，所述同步時鐘產(chǎn)生電路輸出端分為四路接入每個ADC，ADC輸出端接入FMC電路；
[0020]所述同步時鐘產(chǎn)生電路包括時鐘產(chǎn)生芯片和零延遲時鐘芯片；
[0021]所述寬頻調(diào)理電路包括前端濾波電路、交流耦合電路和阻抗匹配電路；
[0022]高速ADC，尤其是對于量化位寬大于14bit的ADC，ADC的信噪比(SNR)對采樣時鐘的要求非常敏感，因此對ADC的采樣時鐘質(zhì)量有著嚴格的要求。為了滿足ADC的信噪比和同步性，需要選擇抖動性能較好的時鐘源。高速ADC的理想SNR與中頻輸入、采樣率等的關系如公式I所示:
[0023]SNR (dB)=201og (1/2 JifAtj) (I)
[0024]其中:fA是被數(shù)字化的最高頻率，tj是被采樣時鐘的RMS抖動，波形關系如圖2所示。本實例中，系統(tǒng)采樣率為125MHz，輸入的最高模擬頻率為80MHz，要達到75dB的SNR，要求時鐘均方根(RMS)抖動小于400fs。因此選擇時鐘芯片時，均方根抖動指標要小于0.4ps,本實例選擇silicon labs的時鐘產(chǎn)生芯片si570，該芯片RMS抖動小于0.4ps。si570可以通過I2C總線對內(nèi)部時鐘進行配置，可以輸出系統(tǒng)需要的頻點，頻率穩(wěn)定度為7ppm。該芯片支持LVPECL輸出，可以有效降低時鐘傳輸過程中帶來的干擾。
[0025]為了給4路ADC提供同步時鐘源，需要將低抖動時鐘產(chǎn)生芯片產(chǎn)生的時鐘經(jīng)過零延遲的時鐘緩沖器產(chǎn)生4路差分時鐘輸出給各路ADC，輸出電平為LVPECL電平格式。本實例選擇ICS853S111BI時鐘緩沖器。
[0026]本實例中，同步時鐘產(chǎn)生電路中的時鐘源的產(chǎn)生兼容內(nèi)部時鐘源產(chǎn)生和外部時鐘產(chǎn)生兩種方式，外部時鐘產(chǎn)生也可以經(jīng)過時鐘緩沖器輸出四路同步時鐘。為了保證時鐘同步，四組時鐘輸出線要做好阻抗匹配及等長處理。時鐘輸出布線要做到差分阻抗100Ω。等長線P端和N端長度誤差小于5mil。如圖3所示，時鐘輸入ADC的接收端要做好匹配。
[0027]寬頻信號調(diào)理電路主要由前端濾波電路、交流耦合電路，阻抗匹配電路等組成，主要實現(xiàn)對輸入模擬信號的信號調(diào)理功能。該電路為交流耦合電路，支持前端輸入模擬信號為交流耦合信號，直流信號無法通過。
[0028]該電路前端C97，C98，C99為兼容設計，啟動濾除特定干擾的作用。Tl和T2為兩級變壓器交流耦合電路，選用芯片為wbcl-llb，該器件具有300kHz-800MHz的模擬輸入帶寬，使得ADC前端模擬信號輸入支持較寬的頻段。
[0029]如圖4所示，兩級變壓器互補級聯(lián)耦合可以有效濾除高中頻信號輸入時的噪聲和干擾，將信號調(diào)理到滿足AD9265模擬信號輸入的水平。VCOMl為ADC輸出的模擬信號輸入的參考電壓。使模擬輸入電壓的電平與ADC電壓匹配。
[0030]同步性測試實例:采用對高速ADC同步時鐘產(chǎn)生技術以及高速ADC的前端信號調(diào)理技術，布局布線技術對高速多路ADC同步采集電路進行設計。該設計結果在FPGA信號處理板上進行測試驗證。
[0031]測試條件:信號源產(chǎn)生IMHz正弦波，峰值為lVpp。處理板采用Virtex_5平臺的帶有FMC接口的FPGA處理板以及4路ADC采集板。
[0032]測試方法:信號源產(chǎn)生的正弦波輸入ADC的四路模擬輸入上，ADC采樣時鐘設置為125MHz，采集的數(shù)據(jù)經(jīng)FMC傳給FPGA，利用ISE的chipscope工具抓出采集的對比分析，可以得到四路ADC的同步性，得到的結果如圖5所示。
[0033]本設計測試時采用125MHz的采樣率對頻率為1MHz，幅度為IVpp的單音正弦信號進行采樣。每個信號周期可以采125個樣點，每個采樣周期對應的相位誤差為:(125/365)°，圖6可以看出，兩路采集信號的誤差在I個采樣周期內(nèi)，I個采樣周期對于的誤差約為0.35°，同步性小于1°完全滿足設計指標。將采集的數(shù)據(jù)導出后，經(jīng)數(shù)據(jù)分析，得到采集信號的SNR如圖6所示；
[0034]圖6可得到lVpp，125MHz對IMHz的信號進行采集，信噪比SNR為74.6dBFS,無雜散動態(tài)范圍(SFDR)為88dBFS。滿足系統(tǒng)設計中的高SNR要求。
[0035]本實例完成了一種基于高速ADC的4路同步數(shù)據(jù)采集系統(tǒng)，同步性誤差小于1°。系統(tǒng)可廣泛應用于對信號同步要求較高，或者對采樣信號的帶寬要求較高的領域，可以應用于無線通信，電子偵察，數(shù)字儀表，導航，探測，電子對抗等多種領域。
[0036]以上所述僅是本實用新型的優(yōu)選實施方式，應當指出，對于本【技術領域】的普通技術人員來說，在不脫離本實用新型原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本實用新型的保護范圍。
【權利要求】
1.一種多路高速ADC同步采集電路，其特征在于，包括4個ADC、一組與ADC適配的ADC電源、同步時鐘產(chǎn)生電路和寬頻信號調(diào)理電路； 所述ADC電源分別與ADC連接，所述寬頻調(diào)理電路輸出端分別接入ADC的輸入端，所述同步時鐘產(chǎn)生電路輸出端分為四路接入每個ADC，ADC輸出端接入FMC電路； 所述同步時鐘產(chǎn)生電路包括時鐘產(chǎn)生芯片和零延遲時鐘芯片； 所述寬頻調(diào)理電路包括依次連接的前端濾波電路、交流耦合電路和阻抗匹配電路。
2.如權利要求1所述的多路高速ADC同步采集電路，其特征在于，所述時鐘產(chǎn)生芯片的時鐘均方根抖動小于400fs。
3.如權利要求1所述的多路高速ADC同步采集電路，其特征在于，所述交流耦合電路為兩級變壓器交流耦合電路。
【文檔編號】H03M1/54GK203775189SQ201420002752
【公開日】2014年8月13日 申請日期:2014年1月2日 優(yōu)先權日:2014年1月2日
【發(fā)明者】秦艷召 申請人:南京熊貓電子股份有限公司, 南京熊貓通信科技有限公司, 南京熊貓漢達科技有限公司