用于模數(shù)轉(zhuǎn)換器的內(nèi)建自測(cè)試的制作方法
【專利摘要】本發(fā)明公開了用于模數(shù)轉(zhuǎn)換器的內(nèi)建自測(cè)試。一種具有內(nèi)建自測(cè)試電路的半導(dǎo)體芯片，包括：第一模數(shù)轉(zhuǎn)換器（ADC），被配置為將在其輸入處所接收到的模擬輸入電壓信號(hào)轉(zhuǎn)換為表征所述第一ADC的數(shù)字輸出電壓信號(hào)；以及第二ADC，耦接到所述第一ADC的輸入，并且被配置為將在其輸入處所接收到的所述模擬輸入電壓信號(hào)轉(zhuǎn)換為數(shù)字反饋電壓信號(hào)，其中，基于數(shù)字反饋信號(hào)來(lái)生成所述模擬輸入電壓信號(hào)。
【專利說(shuō)明】用于模數(shù)轉(zhuǎn)換器的內(nèi)建自測(cè)試

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及模數(shù)轉(zhuǎn)換器的測(cè)試，特別是涉及用于模數(shù)轉(zhuǎn)換器的內(nèi)建測(cè)試。

【背景技術(shù)】
[0002]模數(shù)轉(zhuǎn)換器(ADC)是很多半導(dǎo)體器件中的常見(jiàn)部件。ADC通過(guò)接收模擬輸入電壓信號(hào)并且將該電壓信號(hào)轉(zhuǎn)換為數(shù)字電壓信號(hào)表示來(lái)操作。很多不同類型的ADC是可用的。
[0003]微控制器具有嵌入在同一半導(dǎo)體芯片上的多個(gè)ADC。這些所嵌入的ADC已經(jīng)在生產(chǎn)期間通過(guò)測(cè)量特性曲線而被測(cè)試，由于要對(duì)特性轉(zhuǎn)換曲線采樣若干次并且高精度ADC具有長(zhǎng)的穩(wěn)定時(shí)間的原因而以牽涉漫長(zhǎng)測(cè)量的方式進(jìn)行測(cè)量。另外，具有高精度的ADC要求昂貴的高精度自動(dòng)化測(cè)試設(shè)備(ATE)硬件，此情況下在ATE硬件與半導(dǎo)體芯片之間路由大量信號(hào)。這些因素中的每一個(gè)對(duì)生產(chǎn)成本具有消極影響。
[0004]替換地，在生產(chǎn)期間已經(jīng)使用伺服環(huán)路測(cè)試ADC以測(cè)量ADC特性轉(zhuǎn)換曲線。測(cè)量時(shí)間保持近似恒定，并且由于用電壓測(cè)量?jī)x器來(lái)代替電壓生成器，因此減少了復(fù)雜度。然而，由于來(lái)自半導(dǎo)體芯片的信號(hào)仍然不得不被路由到電壓測(cè)量?jī)x器，因此這種伺服環(huán)路技術(shù)仍然受限制。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的一個(gè)方面涉及一種具有內(nèi)建自測(cè)試電路的半導(dǎo)體芯片，包括:第一模數(shù)轉(zhuǎn)換器(ADC),被配置為將在其輸入處所接收到的模擬輸入電壓信號(hào)轉(zhuǎn)換為表征所述第一ADC的數(shù)字輸出電壓信號(hào)；以及第二 ADC，耦接到所述第一 ADC的輸入，并且被配置為將在其輸入處所接收到的所述模擬輸入電壓信號(hào)轉(zhuǎn)換為數(shù)字反饋電壓信號(hào)，其中，基于數(shù)字反饋信號(hào)來(lái)生成所述模擬輸入電壓信號(hào)。

【專利附圖】

【附圖說(shuō)明】
[0006]圖1圖解根據(jù)示例性實(shí)施例的內(nèi)建自測(cè)試(BIST)電路的電路圖。
[0007]圖2圖解根據(jù)另一示例性實(shí)施例的BIST電路的電路圖。
[0008]圖3圖解根據(jù)示例性實(shí)施例的用于執(zhí)行BIST的方法的流程圖。

【具體實(shí)施方式】
[0009]本發(fā)明關(guān)注于一種具有內(nèi)建自測(cè)試(BIST)電路的半導(dǎo)體芯片，更具體地說(shuō)，關(guān)注于一種具有使用位于同一半導(dǎo)體芯片上的第二 ADC的用于模數(shù)轉(zhuǎn)換器(ADC)的BIST電路的半導(dǎo)體芯片。
[0010]可以使用該BIST電路的一種電子器件是微控制器。在此所描述的BIST電路絕不意圖被限制于為用于在微控制器中使用，相反BIST電路能夠與采用ADC的任何電子器件一起使用。
[0011]圖1圖解根據(jù)示例性實(shí)施例的BIST電路的電路圖100。更具體地說(shuō)，BIST電路180包括Sigma-Delta ( Σ Δ ) ADC 120，其連同反饋環(huán)路中的附加部件一起生成模擬輸入電壓Vin，模擬輸入電壓Vin然后用作對(duì)于逐次逼近寄存器(SAR)ADC 110的模擬輸入電壓Vin0在模擬輸入電壓Vin被生成于芯片上的情況下，用于SAR ADC 110的BIST是可能的。
[0012]如果存在已經(jīng)位于同一半導(dǎo)體芯片100內(nèi)的另一 ADC (在此情況下，Σ AADC120)，則這種SAR ADC 110的BIST特別可行。注意在正常操作期間，可以獨(dú)立地使用SARADC 110和SAADC 120。另一方面，如果在半導(dǎo)體芯片100內(nèi)不存在其它可用的ADC，則Σ AADC 120可以被實(shí)現(xiàn)以專用于BIST的目的。出于經(jīng)濟(jì)原因，用于這種專用Σ AADC的附加面積應(yīng)該是最小的。
[0013]目的是僅添加最少的附加部件。在圖1所示的實(shí)現(xiàn)中，包括兩個(gè)電流源156、158和兩個(gè)開關(guān)152、154的推挽電流源150被實(shí)現(xiàn)以支持BIST。
[0014]在操作期間，SAADC 120處于具有數(shù)字比較器140的反饋環(huán)路中，數(shù)字比較器140驅(qū)動(dòng)推/挽電流源150以生成模擬輸入電壓Vin。更詳細(xì)的描述如下。
[0015]在圖1中被示出為I比特Σ AADC但不限制于此的Σ AADC 120將在其輸入處所接收到的模擬輸入電壓信號(hào)Vin轉(zhuǎn)換為I比特?cái)?shù)字反饋電壓信號(hào)Vfb。然后，為了減少數(shù)據(jù)率，抽取器160將數(shù)字反饋電壓信號(hào)Vfb下采樣(即針對(duì)2"個(gè)時(shí)鐘周期求和)為η比特的抽取數(shù)字反饋電壓信號(hào)Vdfb。
[0016]提供具有高放大率的數(shù)字比較器140，以對(duì)在其輸入“a”處所接收到的抽取數(shù)字反饋電壓信號(hào)Vdfb與在其輸入“b”處從寄存器130所接收到的η比特?cái)?shù)字寄存器電壓信號(hào)Vr進(jìn)行比較。數(shù)字寄存器130可以是計(jì)數(shù)器、CPU、存儲(chǔ)器、或者如本領(lǐng)域技術(shù)人員應(yīng)領(lǐng)會(huì)的那樣為任何其它適合于供給想要的將以模擬形式被反映為模擬輸入電壓信號(hào)Vin的數(shù)字寄存器電壓信號(hào)Vr的元件。例如，數(shù)字寄存器130可以是被配置為生成將以模擬形式被反映為模擬輸入電壓信號(hào)Vin的數(shù)字電壓斜坡的計(jì)數(shù)器。
[0017]當(dāng)數(shù)字寄存器電壓信號(hào)Vr的值大于抽取反饋電壓信號(hào)Vdfb的值時(shí)，比較器輸出“a”呈現(xiàn)為邏輯“I”以將上開關(guān)152置于閉合位置，并且比較器輸出“b”呈現(xiàn)為邏輯“O”以將下開關(guān)154置于打開位置。該電路配置中的充電電流源Ich 156耦接到SAR ADC 110和Σ AADC 120的輸入，并且模擬輸入電壓信號(hào)Vin的值由此而增加。另一方面，當(dāng)抽取反饋電壓信號(hào)Vdfb的值大于數(shù)字寄存器電壓信號(hào)Vr的值時(shí)，比較器輸出“a”呈現(xiàn)為邏輯“O”以將上開關(guān)152置于打開位置，并且比較器輸出“b”呈現(xiàn)為邏輯“I”以將下開關(guān)154置于閉合位置。該配置中的放電電流源Idis 158耦接到SAR ADC 110和Σ AADC 120的輸入，并且模擬輸入電壓信號(hào)Vin的值由此而減小。如應(yīng)當(dāng)顯而易見(jiàn)那樣，當(dāng)抽取反饋電壓信號(hào)Vdfb和數(shù)字寄存器電壓信號(hào)Vr的值相等時(shí)，上開關(guān)152和下開關(guān)154都打開，并且模擬輸入電壓Vin保持穩(wěn)定。
[0018]推/挽電流源150稱接在電壓Vmax與Vmin之間。Vmax的值高于電源的值,Vmin的值低于地的值，從而所生成的模擬輸入電壓Vin超出整個(gè)電源范圍地?cái)U(kuò)展。另外，耦接到在開關(guān)152和154與地之間的節(jié)點(diǎn)的輸入電容器起減少模擬輸入電壓Vin中的紋波的作用。從微控制器外部的線路提供電壓Vmax和Vmin以及解耦接電容器。
[0019]所生成的模擬輸入電壓Vin被用作對(duì)于SAR ADC 110的輸入電壓信號(hào)，SAR ADC110是被測(cè)試的ADC。SAR ADC 110將模擬輸入電壓Vin轉(zhuǎn)換為數(shù)字輸出電壓Vo。在圖1分別示出為Histy (柱狀圖y)和Histx (柱狀圖x)的SAR ADC 110和Σ AADC 120的輸出可以由微控制器內(nèi)的固件處理，或由ATE硬件估計(jì)，以確定SAR ADC 110的特性。在寄存器電壓信號(hào)Vr是斜坡的情況下，通過(guò)示例的方式，對(duì)于恰當(dāng)?shù)仄鹱饔玫腟AR ADC 110而言所得到的柱狀圖是平坦的直線。替換地，在寄存器電壓信號(hào)Vr是正弦波的情況下，對(duì)于恰當(dāng)?shù)仄鹱饔玫腟AR ADC 110而言所得到的柱狀圖具有類似槽狀(bathtub)的形狀。數(shù)字輸出電壓Vo因此表征SAR ADC 110。
[0020]ADC 110在圖1中被示出為SAR ADC，并且ADC 120被示出為Σ AADC0這樣的SARADC和Σ Λ ADC是本領(lǐng)域技術(shù)人員已知的，并且在此將不更詳細(xì)地討論，以不會(huì)不必要地模糊本發(fā)明的各方面。然而，重要的是應(yīng)注意盡管ADC 110被描述為SAR ADC并且ADC 120被描述為Σ Λ ADC，但本公開不限制于這些方面。ADC 110和ADC 120中的每一個(gè)可以是適合于它們意圖的目的的任何種類的ADC。
[0021]圖2圖解根據(jù)另一示例性實(shí)施例的BIST電路280的電路圖200。該實(shí)施例具有基本上與圖1所示的實(shí)施例相同的目的。也就是說(shuō)，該替換BIST電路280包括Σ AADC 120，Σ AADC 120連同反饋環(huán)路中的附加部件一起生成模擬輸入電壓Vin，模擬輸入電壓Vin然后被用作對(duì)于SAR ADC 110的模擬輸入電壓Vin。
[0022]該替換實(shí)施例的主要差別在于:推/挽配置中的數(shù)字輸出270代替推挽電流源150。來(lái)自比較器240的比較電壓Vcomp驅(qū)動(dòng)數(shù)字輸出270。以電容器和電阻器形成的RC帶通濾波器起切除各電壓之間的紋波的作用。這種替換配置避免了對(duì)于圖1的電流源的需要，但其確實(shí)具有OdB電源抑制比，這在BIST設(shè)置期間可以是可接受的。以相同標(biāo)號(hào)來(lái)標(biāo)明與有關(guān)圖1所描述的元件相同的其它元件，并且為了簡(jiǎn)潔，不重復(fù)其描述。
[0023]圖3圖解根據(jù)示例性實(shí)施例的用于執(zhí)行BIST的方法300的流程圖。
[0024]初始地，在步驟310，Σ AADC 120將在其輸入處所接收到的模擬輸入電壓信號(hào)Vin轉(zhuǎn)換為數(shù)字反饋電壓信號(hào)Vfb。然后在步驟320抽取器160生成從Σ AADC 120接收到的數(shù)字反饋電壓信號(hào)Vfb的抽取數(shù)字反饋電壓信號(hào)Vdfb。
[0025]在步驟330，比較器140/240對(duì)抽取數(shù)字反饋電壓信號(hào)Vdfb與來(lái)自寄存器130的數(shù)字輸入電壓信號(hào)Vr進(jìn)行比較，并且輸出比較信號(hào)。在步驟340，該比較信號(hào)然后用于生成模擬輸入電壓信號(hào)Vin。如上面討論那樣，可以使用圖1所示的推挽電流源150或替換地使用圖2所示的數(shù)字輸出板270而基于比較信號(hào)來(lái)生成模擬輸入電壓信號(hào)Vin。
[0026]最后，SAR ADC 110 (其為在測(cè)試下的器件)將在其輸入處所接收到的模擬輸入電壓信號(hào)Vin轉(zhuǎn)換為表征SAR ADC 110的數(shù)字輸出電壓信號(hào)Vo (步驟350)。
[0027]在此所公開的BIST實(shí)現(xiàn)在很多其它方面中是有利的。首先，模擬輸入電壓Vin對(duì)于測(cè)試ADC是足夠精確的，并且也可以用于與ADC無(wú)關(guān)的其它測(cè)試目的。無(wú)論模擬輸入電壓Vin的精度如何，與常規(guī)測(cè)試實(shí)現(xiàn)相比，測(cè)試時(shí)間都仍然減少。
[0028]此外，在微控制器或其它應(yīng)用內(nèi)內(nèi)部地生成模擬輸入電壓Vin。在生成模擬輸入電壓Vin的ADC已經(jīng)被證明起作用之后，可以在無(wú)需ATE硬件的情況下內(nèi)部地測(cè)試微控制器內(nèi)的任何另外ADC。ATE硬件可以替代地用于其它目的，因此增加了用于并行測(cè)試的潛力。此外，測(cè)試板設(shè)計(jì)要求更少的必要連接，這對(duì)于具有高并行因素的測(cè)試是尤其有意義的。
[0029]最后，BIST所需的所有信號(hào)位于數(shù)字域內(nèi)。與在內(nèi)部執(zhí)行的測(cè)試相結(jié)合的該因素意味著不僅可以在生產(chǎn)期間而且可以在封裝之后(諸如在貨運(yùn)之前或在現(xiàn)場(chǎng)中)執(zhí)行測(cè)試。測(cè)量數(shù)據(jù)可因此對(duì)于針對(duì)系統(tǒng)健康監(jiān)控目的而對(duì)消費(fèi)者可用，或者對(duì)增加安全集成級(jí)別可用。
[0030]雖然已經(jīng)結(jié)合示例性實(shí)施例描述了前述內(nèi)容，但應(yīng)理解術(shù)語(yǔ)“示例性”僅意味作為示例，而非最好或最優(yōu)。相應(yīng)地，本公開意圖覆蓋可被包括在本公開的范圍內(nèi)的替換、修改和等同物。
[0031]附加地，在詳細(xì)描述中，已經(jīng)為了提供示例性實(shí)施例的透徹理解而闡述大量具體細(xì)節(jié)。然而，對(duì)于本領(lǐng)域技術(shù)人員而言應(yīng)顯而易見(jiàn)可以在沒(méi)有這些具體細(xì)節(jié)的情況下實(shí)踐實(shí)施例。在其它實(shí)例中，并未詳細(xì)描述眾所周知的方法、過(guò)程、部件和電路，從而不會(huì)不必要地模糊本公開的各方面。
【權(quán)利要求】
1.一種具有內(nèi)建自測(cè)試電路的半導(dǎo)體芯片，包括: 第一模數(shù)轉(zhuǎn)換器(ADC)，被配置為將在其輸入處所接收到的模擬輸入電壓信號(hào)轉(zhuǎn)換為表征所述第一 ADC的數(shù)字輸出電壓信號(hào)；以及 第二 ADC，耦接到所述第一 ADC的輸入，并且被配置為將在其輸入處所接收到的所述模擬輸入電壓信號(hào)轉(zhuǎn)換為數(shù)字反饋電壓信號(hào)， 其中，基于數(shù)字反饋信號(hào)來(lái)生成所述模擬輸入電壓信號(hào)。
2.如權(quán)利要求1所述的半導(dǎo)體芯片，還包括: 比較器，耦接到所述第二 ADC，并且被配置為:對(duì)來(lái)自所述第二 ADC的在其第一輸入處所接收到的所述數(shù)字反饋電壓信號(hào)與在其第二輸入處所接收到的數(shù)字輸入電壓信號(hào)進(jìn)行比較，并且輸出比較信號(hào)， 其中，基于所述比較信號(hào)來(lái)生成所述模擬輸入電壓信號(hào)。
3.如權(quán)利要求2所述的半導(dǎo)體芯片，其中，所述第二ADC是單比特SAADC。
4.如權(quán)利要求3所述的半導(dǎo)體芯片，還包括: 抽取器，耦接在所述第二 ADC與所述比較器的第一輸入之間，并且被配置為生成抽取數(shù)字反饋電壓信號(hào)。
5.如權(quán)利要求2所述的半導(dǎo)體芯片，還包括: 推挽電流源，耦接在所述比較器的輸出與所述第一 ADC和所述第二 ADC中的每一個(gè)的輸入之間，并且被配置為基于所述比較信號(hào)來(lái)生成所述模擬輸入電壓信號(hào)。
6.如權(quán)利要求2所述的半導(dǎo)體芯片，還包括: 計(jì)數(shù)器，被配置為生成電壓斜坡作為所述數(shù)字輸入電壓信號(hào)。
7.如權(quán)利要求2所述的半導(dǎo)體芯片，還包括: 寄存器，被配置為:提供正弦波信號(hào)作為所述數(shù)字輸入電壓信號(hào)。
8.如權(quán)利要求2所述的半導(dǎo)體芯片，還包括: 數(shù)字輸出板，以推挽配置耦接在所述比較器的輸出與所述第一 ADC和所述第二 ADC中的每一個(gè)的輸入之間，并且被配置為:基于所述比較信號(hào)來(lái)生成所述模擬輸入電壓信號(hào)。
9.如權(quán)利要求1所述的半導(dǎo)體芯片，其中，所述第一ADC是逐次逼近寄存器(SAR)ADC。
10.如權(quán)利要求1所述的半導(dǎo)體芯片，其中，所述第二ADC是Σ AADC0
11.如權(quán)利要求1所述的半導(dǎo)體芯片，其中，所述第一ADC和所述第二 ADC位于微控制器內(nèi)。
12.—種在半導(dǎo)體芯片中執(zhí)行內(nèi)建自測(cè)試(BIST)的方法，所述方法包括: 把在位于所述半導(dǎo)體芯片上的第一模數(shù)轉(zhuǎn)換器(ADC)的輸入處所接收到的模擬輸入電壓信號(hào)轉(zhuǎn)換為表征所述第一 ADC的數(shù)字輸出電壓信號(hào)；以及 把在耦接到所述第一 ADC的輸入并且位于所述半導(dǎo)體芯片上的第二 ADC的輸入處所接收到的所述模擬輸入電壓信號(hào)轉(zhuǎn)換為數(shù)字反饋電壓信號(hào)， 其中，基于數(shù)字反饋信號(hào)來(lái)生成所述模擬輸入電壓信號(hào)。
13.如權(quán)利要求12所述的方法，還包括: 對(duì)在比較器的第一輸入處從所述第二 ADC接收到的所述數(shù)字反饋電壓信號(hào)與在所述比較器的第二輸入處所接收到的數(shù)字輸入電壓信號(hào)進(jìn)行比較，并且輸出比較信號(hào)， 其中，基于所述比較信號(hào)來(lái)生成所述模擬輸入電壓信號(hào)。
14.如權(quán)利要求13所述的方法，還包括: 通過(guò)抽取器生成從所述的第二 ADC接收到的所述數(shù)字反饋電壓信號(hào)的抽取數(shù)字反饋電壓信號(hào)，以輸入到所述比較器的所述第一輸入。
15.如權(quán)利要求13所述的方法，還包括: 通過(guò)耦接在所述比較器的輸出與所述第一 ADC和所述第二 ADC中的每一個(gè)的輸入之間的推挽電流源，基于所述比較信號(hào)來(lái)生成所述模擬輸入電壓信號(hào)。
16.如權(quán)利要求13所述的方法，還包括: 生成電壓斜坡作為所述數(shù)字輸入電壓信號(hào)。
17.如權(quán)利要求12所述的方法，被執(zhí)行于所述半導(dǎo)體芯片的生產(chǎn)期間。
18.如權(quán)利要求12所述的方法，被執(zhí)行于封裝所述半導(dǎo)體芯片之后。
19.如權(quán)利要求12所述的方法,被執(zhí)行于微控制器內(nèi)。
20.一種具有內(nèi)建自測(cè)試電路的半導(dǎo)體芯片，包括: 第一模數(shù)轉(zhuǎn)換裝置，用于將模擬輸入電壓信號(hào)轉(zhuǎn)換為表征所述第一模數(shù)轉(zhuǎn)換裝置的數(shù)字輸出電壓信號(hào)；以及 第二模數(shù)轉(zhuǎn)換裝置，用于將所述模擬輸入電壓信號(hào)轉(zhuǎn)換為數(shù)字反饋電壓信號(hào)， 其中，基于數(shù)字反饋信號(hào)來(lái)生成所述模擬輸入電壓信號(hào)。
【文檔編號(hào)】H03M1/10GK104283559SQ201410314146
【公開日】2015年1月14日 申請(qǐng)日期:2014年7月3日 優(yōu)先權(quán)日:2013年7月3日
【發(fā)明者】P.博格納, J.梅杰里 申請(qǐng)人:英飛凌科技股份有限公司