高速高增益全差分運(yùn)算放大器的制造方法
【專利摘要】本實(shí)用新型公開了一種高速高增益全差分運(yùn)算放大器，該高速高增益全差分運(yùn)算放大器的第一級共模反饋電路和第二級開關(guān)電容共模反饋電路通過附屬電路連接集成；所述第一級共模反饋電路包括雙極晶體管M3的源極、雙極晶體管M4的源極、雙極晶體管M5的源極和雙極晶體管M6的源極連接在一起并連接到GND，雙極晶體管M3的漏極和雙極晶體管M5的漏極連接在一起，雙極晶體管M4的漏極和雙極晶體管M6的漏極連接在一起，雙極晶體管M3的柵極和雙極晶體管M6的柵極連接在一起，雙極晶體管M4的柵極和雙極晶體管M5的柵極連接在一起。通過上述方式，本實(shí)用新型其運(yùn)放第一級共模反饋網(wǎng)絡(luò)與偏置電路的結(jié)合，減少了集成電路的成本。
【專利說明】高速高增益全差分運(yùn)算放大器
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及模擬集成電路設(shè)計(jì)領(lǐng)域，特別是涉及一種高速高增益全差分運(yùn)算放大器。
【背景技術(shù)】
[0002]運(yùn)算放大器的增益與帶寬是一對相互制約的參數(shù)，既要滿足高速又要滿足高增益的全差分放大器是設(shè)計(jì)者的難點(diǎn)。折疊共源共柵結(jié)構(gòu)的放大器具有高速的特點(diǎn)，不過折疊共源共柵電路的輸出擺幅較小。現(xiàn)有的技術(shù)需要構(gòu)建獨(dú)立的共模反饋電路，也無法快速建立穩(wěn)定共模電平。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型主要解決的技術(shù)問題是提供一種高速高增益全差分運(yùn)算放大器，其運(yùn)放第一級共模反饋網(wǎng)絡(luò)與偏置電路的結(jié)合，減少了集成電路的成本。
[0004]為解決上述技術(shù)問題，本實(shí)用新型采用的一個(gè)技術(shù)方案是:提供一種高速高增益全差分運(yùn)算放大器，該高速高增益全差分運(yùn)算放大器包括第一級共模反饋電路、第二級開關(guān)電容共模反饋電路和附屬電路，所述第一級共模反饋電路和第二級開關(guān)電容共模反饋電路通過附屬電路連接集成；所述第一級共模反饋電路包括雙極晶體管M3的源極、雙極晶體管M4的源極、雙極晶體管M5的源極和雙極晶體管M6的源極連接在一起并連接到公共端GND，雙極晶體管M3的漏極和雙極晶體管M5的漏極連接在一起，雙極晶體管M4的漏極和雙極晶體管M6的漏極連接在一起，雙極晶體管M3的柵極和雙極晶體管M6的柵極連接在一起，雙極晶體管M4的柵極和雙極晶體管M5的柵極連接在一起；
[0005]優(yōu)選的是，所述第二級開關(guān)電容共模反饋電路包括雙極晶體管Ml、雙極晶體管M2、雙極晶體管M7、雙極晶體管M8、雙極晶體管M9、雙極晶體管MlO、雙極晶體管Ml 1、雙極晶體管M12、電容Cl和電容C2，所述雙極晶體管Ml的源極與雙極晶體管M2的源極一起連接到附屬電路的電源流12—端，電源流12另一端連接到電源電壓VDD，雙極晶體管Ml的漏極連接到雙極晶體管M3的漏極，雙極晶體管M2的漏極連接到雙極晶體管M4的漏極，雙極晶體管Ml的柵極和雙極晶體管M2的柵極分別連接到電壓VINP和電壓VINN ;所述雙極晶體管M7的源極連接到電容Cl的一端和雙極晶體管M3的漏極，雙極晶體管M7的漏極連接到雙極晶體管M5的柵極和雙極晶體管M9的柵極，雙極晶體管M7的漏極還與附屬電路的電源流Il 一端連接，電源流Il另一端連接到電源電壓VDD，雙極晶體管M7的柵極與雙極晶體管M8的柵極連接，電容Cl的另一端連接到輸出電壓V0UTP，雙極晶體管M9的源極連接到雙極晶體管M3的源極，雙極晶體管M9的漏極連接到輸出電壓VOUTP和雙極晶體管Mll的漏極；所述雙極晶體管M8的源極連接到電容C2的一端和雙極晶體管M4的漏極，雙極晶體管M8的漏極連接到雙極晶體管M6的柵極和雙極晶體管MlO的柵極,雙極晶體管M8的漏極還與附屬電路的電源流13 —端連接，電源流13另一端連接到電源電壓VDD，電容C2的另一端連接到輸出電壓V0UTN，雙極晶體管MlO的源極連接到雙極晶體管M4的源極，雙極晶體管MlO的漏極連接到輸出電壓VOUTN和雙極晶體管M12的漏極；所述雙極晶體管Mll的源極與雙極晶體管M12的源極均連接到電源電壓VDD，雙極晶體管MlI的柵極與雙極晶體管M12的柵極均連接。
[0006]本實(shí)用新型的有益效果是:本實(shí)用新型一種高速高增益全差分運(yùn)算放大器，其運(yùn)放第一級共模反饋網(wǎng)絡(luò)與偏置電路的結(jié)合，減少了集成電路的成本。
【專利附圖】

【附圖說明】
[0007]圖1是本實(shí)用新型高速高增益全差分運(yùn)算放大器的電路原理結(jié)構(gòu)示意圖；
[0008]圖2 Ca)是本實(shí)用新型高速高增益全差分運(yùn)算放大器的具體實(shí)施電路圖一；
[0009]圖2 (b)是本實(shí)用新型高速高增益全差分運(yùn)算放大器的具體實(shí)施電路圖二 ；
[0010]圖3是本實(shí)用新型高速高增益全差分運(yùn)算放大器的雙極晶體管各極示意圖。
【具體實(shí)施方式】
[0011]下面結(jié)合附圖對本實(shí)用新型較佳實(shí)施例進(jìn)行詳細(xì)闡述，以使實(shí)用新型的優(yōu)點(diǎn)和特征能更易于被本領(lǐng)域技術(shù)人員理解，從而對本實(shí)用新型的保護(hù)范圍做出更為清楚明確的界定。
[0012]請參閱圖1和圖2 (a)、圖2 (b)，本實(shí)用新型實(shí)施例包括:
[0013]一種高速高增益全差分運(yùn)算放大器，該高速高增益全差分運(yùn)算放大器包括第一級共模反饋電路1、第二級開關(guān)電容共模反饋電路2和附屬電路3，所述第一級共模反饋電路I和第二級開關(guān)電容共模反饋電路2通過附屬電路3連接集成；所述第一級共模反饋電路I包括雙極晶體管M3 11的源極、雙極晶體管M4 12的源極、雙極晶體管M5 13的源極和雙極晶體管M6 14的源極連接在一起并連接到公共端GND，雙極晶體管M3 11的漏極和雙極晶體管M5 13的漏極連接在一起，雙極晶體管M4 12的漏極和雙極晶體管M6 14的漏極連接在一起，雙極晶體管M3 11的柵極和雙極晶體管M6 14的柵極連接在一起，雙極晶體管M4 12的柵極和雙極晶體管M5 13的柵極連接在一起；
[0014]所述第二級開關(guān)電容共模反饋電路2包括雙極晶體管Ml 20、雙極晶體管M2 21、雙極晶體管M7 22、雙極晶體管M8 23、雙極晶體管M9 24、雙極晶體管MlO 25、雙極晶體管Mll 26、雙極晶體管M12 27、電容Cl 28和電容C2 29，所述雙極晶體管Ml 20的源極與雙極晶體管M2 21的源極一起連接到附屬電路3的電源流12 31—端，電源流12 31另一端連接到電源電壓VDD，雙極晶體管Ml 20的漏極連接到雙極晶體管M3 11的漏極，雙極晶體管M2 21的漏極連接到雙極晶體管M4 12的漏極，雙極晶體管Ml 20的柵極和雙極晶體管M2 21的柵極分別連接到電壓VINP和電壓VINN ;所述雙極晶體管M7 22的源極連接到電容Cl 28的一端和雙極晶體管M3 11的漏極，雙極晶體管M7 22的漏極連接到雙極晶體管M513的柵極和雙極晶體管M9 24的柵極，雙極晶體管M7 22的漏極還與附屬電路的電源流Il30—端連接，電源流Il 30另一端連接到電源電壓VDD，雙極晶體管M7 22的柵極與雙極晶體管M8 23的柵極連接，電容Cl 28的另一端連接到輸出電壓V0UTP，雙極晶體管M9 24的源極連接到雙極晶體管M3 11的源極，雙極晶體管M9 24的漏極連接到輸出電壓VOUTP和雙極晶體管MlI 26的漏極；所述雙極晶體管M8 23的源極連接到電容C2 29的一端和雙極晶體管M4 12的漏極，雙極晶體管M8 23的漏極連接到雙極晶體管M6 14的柵極和雙極晶體管MlO 25的柵極，雙極晶體管M8 23的漏極還與附屬電路的電源流13 32 —端連接，電源流13 32另一端連接到電源電壓VDD，電容C2 29的另一端連接到輸出電壓VOUTN，雙極晶體管MlO 25的源極連接到雙極晶體管M4 12的源極，雙極晶體管MlO 25的漏極連接到輸出電壓VOUTN和雙極晶體管M12 27的漏極；所述雙極晶體管Mll 26的源極與雙極晶體管M12 27的源極均連接到電源電壓VDD，雙極晶體管Mll 26的柵極與雙極晶體管M12 27的柵極均連接。
[0015]本實(shí)用新型工作時(shí)，如圖1所示，差分輸入級Ml、M2的電流源負(fù)載為M3、M4、M5、M6，折疊共源共柵放大級由M7、M8構(gòu)成。其中，M3、M5的漏極相連并與Ml漏極相連為Ml管的負(fù)載，M6、M4漏極相連并與M2漏極相連為M2管的負(fù)載。M3和M6管的的柵極相連并與M8管漏極相連，其偏置柵壓由M8管的漏極電壓提供，M4和M5管的的柵極相連并與M7管漏極相連，其偏置柵壓由M7管的漏極電壓提供。共柵放大M7管的信號輸入源極與Ml漏極相連，共柵放大M8管的信號輸入源極與M2漏極相連，M7管和M8管的漏極反饋共模電壓分別給M4、M5和M3、M6提供偏置柵壓。輸出級M9、M10的電流源負(fù)載為M11、M12。M9、M10的漏極連接到開關(guān)電容電路，開關(guān)電容電路反饋回來的的信號連接到M11、M12的柵極。
[0016]如圖圖2 (a)、圖2 (b)所示，這種結(jié)構(gòu)可實(shí)現(xiàn)高速、高增益的全差分運(yùn)算放大器；圖1中電流源I1、12、13在實(shí)施時(shí)采用由依次肌3、114、115、116、117、118構(gòu)成的共源共柵結(jié)構(gòu)的電流源以增大電流源輸出電阻。圖2 (a)、(b)中的放大器采用PMOS管做差分對，這是由于相同條件下，PMOS管的噪聲要小于NMOS管的噪聲。圖中的C1、C2為補(bǔ)償電容，這是因?yàn)楣苍唇Y(jié)構(gòu)輸出級M9、MlO的加入使全差分運(yùn)算放大器引入一個(gè)新的低頻極點(diǎn)，為了使運(yùn)放能穩(wěn)定工作，因此進(jìn)行頻率補(bǔ)償。第一級共模反饋由M4、M5和M3、M6構(gòu)成，用來穩(wěn)定M7、M8漏端輸出共模電平；第二級反饋為開關(guān)電容共模反饋，共模反饋網(wǎng)絡(luò)檢測兩個(gè)輸出端的共模電平輸出電壓壓V0UTP、輸出電壓VOUTN，VCM是運(yùn)放理想的共模輸出電平，VCMFB是共模反饋電平，VBIAS是理想的共模反饋電平值，由兩相互不交疊的時(shí)鐘構(gòu)成。反饋調(diào)整量直接控制M12、M13。從而調(diào)節(jié)放大器的偏差電流，穩(wěn)定共模輸出電平。
[0017]本實(shí)用新型高速高增益全差分運(yùn)算放大器，其運(yùn)放第一級共模反饋網(wǎng)絡(luò)與偏置電路的結(jié)合，減少了集成電路的成本?？蓪?shí)現(xiàn)直流增益大于IOOdB,帶寬大于IOOMHz的高速高增益高輸出擺幅運(yùn)放電路。另外，全差分運(yùn)放的輸出端差分信號送到共模反饋電路網(wǎng)絡(luò)，檢測到的信號與設(shè)定參考共模電平比較后，反饋信號又重新回到運(yùn)放網(wǎng)絡(luò)，每一級放大都需要一個(gè)獨(dú)立的共模反饋電路，以確保共模電平快速穩(wěn)定，而采用開關(guān)電容結(jié)構(gòu)的共模反饋具有快速建立穩(wěn)定共模電平的特點(diǎn)，同時(shí)又采用放大器內(nèi)部構(gòu)建共模反饋電路，達(dá)到簡化電路的效果，而不再需要構(gòu)建獨(dú)立的共模反饋電路。
[0018]以上所述僅為本實(shí)用新型的實(shí)施例，并非因此限制本實(shí)用新型的專利范圍，凡是利用本實(shí)用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的【技術(shù)領(lǐng)域】，均同理包括在本實(shí)用新型的專利保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種高速高增益全差分運(yùn)算放大器，其特征在于:該高速高增益全差分運(yùn)算放大器包括第一級共模反饋電路、第二級開關(guān)電容共模反饋電路和附屬電路，所述第一級共模反饋電路和第二級開關(guān)電容共模反饋電路通過附屬電路連接集成；所述第一級共模反饋電路包括雙極晶體管M3的源極、雙極晶體管M4的源極、雙極晶體管M5的源極和雙極晶體管M6的源極連接在一起并連接到公共端GND，雙極晶體管M3的漏極和雙極晶體管M5的漏極連接在一起，雙極晶體管M4的漏極和雙極晶體管M6的漏極連接在一起，雙極晶體管M3的柵極和雙極晶體管M6的柵極連接在一起，雙極晶體管M4的柵極和雙極晶體管M5的柵極連接在一起。
2.根據(jù)權(quán)利要求1所述的高速高增益全差分運(yùn)算放大器，其特征在于:所述第二級開關(guān)電容共模反饋電路包括雙極晶體管Ml、雙極晶體管M2、雙極晶體管M7、雙極晶體管M8、雙極晶體管M9、雙極晶體管M10、雙極晶體管Mil、雙極晶體管M12、電容Cl和電容C2，所述雙極晶體管Ml的源極與雙極晶體管M2的源極一起連接到附屬電路的電源流12 —端，電源流12另一端連接到電源電壓VDD，雙極晶體管Ml的漏極連接到雙極晶體管M3的漏極，雙極晶體管M2的漏極連接到雙極晶體管M4的漏極,雙極晶體管Ml的柵極和雙極晶體管M2的柵極分別連接到電壓VINP和電壓VINN ;所述雙極晶體管M7的源極連接到電容Cl的一端和雙極晶體管M3的漏極，雙極晶體管M7的漏極連接到雙極晶體管M5的柵極和雙極晶體管M9的柵極，雙極晶體管M7的漏極還與附屬電路的電源流Il 一端連接，電源流Il另一端連接到電源電壓VDD，雙極晶體管M7的柵極與雙極晶體管M8的柵極連接，電容Cl的另一端連接到輸出電壓VOUTP，雙極晶體管M9的源極連接到雙極晶體管M3的源極，雙極晶體管M9的漏極連接到輸出電壓VOUTP和雙極晶體管MlI的漏極；所述雙極晶體管M8的源極連接到電容C2的一端和雙極晶體管M4的漏極，雙極晶體管M8的漏極連接到雙極晶體管M6的柵極和雙極晶體管MlO的柵極，雙極晶體管M8的漏極還與附屬電路的電源流13 —端連接，電源流13另一端連接到電源電壓VDD，電容C2的另一端連接到輸出電壓V0UTN，雙極晶體管MlO的源極連接到雙極晶體管M4的源極，雙極晶體管MlO的漏極連接到輸出電壓VOUTN和雙極晶體管M12的漏極；所述雙極晶體管Mll的源極與雙極晶體管M12的源極均連接到電源電壓VDD，雙極晶體管Mll的柵極與雙極晶體管M12的柵極均連接。
【文檔編號】H03F3/45GK203660996SQ201320349789
【公開日】2014年6月18日 申請日期:2013年6月18日 優(yōu)先權(quán)日:2013年6月18日
【發(fā)明者】李亮 申請人:蘇州市職業(yè)大學(xué)