專利名稱：具有mux模式的lut結(jié)構(gòu)及與其相配套的eda優(yōu)化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array, FPGA)以及電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation, EDA)技術(shù)領(lǐng)域,特別涉及一種具有多路選擇器模式的查找表結(jié)構(gòu)(MLUT)結(jié)構(gòu)及與其相配套的EDA優(yōu)化方法。
背景技術(shù)：
查找表(Look-Up Table，LUT)是絕大多數(shù)FPGA用以實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)，其本質(zhì)是一個(gè)隨機(jī)存儲(chǔ)器(Random Access Memory, RAM)，目前FPGA中多使用4輸入的LUT，每一個(gè)4輸入LUT可以看作是一個(gè)有4位地址線的16X1的RAM，可以實(shí)現(xiàn)任意4變量的所有組合邏輯。多路選擇器(Multiplexer，MUX)作為數(shù)字電路系統(tǒng)中構(gòu)建數(shù)據(jù)通路的常用組件，廣泛應(yīng)用在各種各樣的FPGA設(shè)計(jì)當(dāng)中，如處理器、各種總線結(jié)構(gòu)、網(wǎng)絡(luò)交換電路和數(shù)據(jù)加解密電路等。根據(jù)FPGA行業(yè)領(lǐng)先企業(yè)Altera公司對(duì)眾多實(shí)用FPGA設(shè)計(jì)的測(cè)試分析，用于MUX實(shí)現(xiàn)的LUT占用平均高達(dá)25 %?？梢奙UX是FPGA結(jié)構(gòu)設(shè)計(jì)和EDA優(yōu)化算法的重要考慮對(duì)象。目前，硬件描述語(yǔ)言(Hardware Description Language, HDL)語(yǔ)言描述是最主要的FPGA設(shè)計(jì)方式,而HDL源文件中大量使用的條件運(yùn)算符“？: ”以及case, if-else等分支語(yǔ)句是電路網(wǎng)表中MUX的直接來(lái)源。理論上在EDA工具中MUX可以打散為基本邏輯門，然后經(jīng)邏輯優(yōu)化和工藝映射后生成工藝相關(guān)的網(wǎng)表，但事實(shí)上為了有利于總線結(jié)構(gòu)的生成和高效利用FPGA內(nèi)部的MUXFX資源，MUX優(yōu)化往往在邏輯優(yōu)化之前單獨(dú)進(jìn)行。
·
目前基于4輸入LUT結(jié)構(gòu)的FPGA芯片使用最為普遍，在此類FPGA芯片中一個(gè)4選1MUX(MUX4)可以通過2個(gè)LUT加一個(gè)MUXF5來(lái)實(shí)現(xiàn)，如圖1(a)所示，但這種實(shí)現(xiàn)方式中每個(gè)LUT的4個(gè)輸入端只利用了 3個(gè)，存在著一定的邏輯資源浪費(fèi)。圖1(b)是另一種MUX4的實(shí)現(xiàn)方式，相比圖1(a)節(jié)省了一個(gè)MUXF5，但其不足之處是信號(hào)要經(jīng)過兩級(jí)LUT延遲，時(shí)序性能較差。

發(fā)明內(nèi)容
(一 )要解決的技術(shù)問題為了解決上述問題，本發(fā)明提出了一種具有MUX模式的LUT結(jié)構(gòu)及與其相配套的EDA優(yōu)化方法。( 二 )技術(shù)方案為達(dá)到上述目的，本發(fā)明提供了一種具有多路選擇器模式的查找表結(jié)構(gòu)，該具有多路選擇器模式的查找表結(jié)構(gòu)是在傳統(tǒng)查找表結(jié)構(gòu)的基礎(chǔ)上新增一個(gè)模式配置單元MODE、由模式配置單元MODE控制的第一及第二 N型管開關(guān)(SW1，SW2)、以及第二及第三信號(hào)輸入端(D2，D3)，其中:模式配置單元MODE連接于第一及第二 N型管開關(guān)(SW1，SW2)的柵極之間；第一N型管開關(guān)SWl的漏極連接于傳統(tǒng)查找表結(jié)構(gòu)的第二 4選IMUX (M2)的輸出端,第一N型管開關(guān)SWl的源極連接于第二信號(hào)輸入端D2及傳統(tǒng)查找表結(jié)構(gòu)的第四4選IMUX (M4)的第三輸入端10 ;第二 N型管開關(guān)SW2的漏極連接于傳統(tǒng)LUT結(jié)構(gòu)的第三4選IMUX (M3)的輸出端，第二 N型管開關(guān)SW2的源極連接于第三信號(hào)輸入端D3及傳統(tǒng)LUT結(jié)構(gòu)的第四4選IMUX(M4)的第四輸入端11 ;該具有多路選擇器模式的查找表結(jié)構(gòu)是基于復(fù)用傳統(tǒng)查找表結(jié)構(gòu)中的第四4選1MUX(M4)的方式來(lái)實(shí)現(xiàn)的，通過配置該模式配置單元MODE的值來(lái)決定該具有多路選擇器模式的查找表結(jié)構(gòu)的工作模式。上述方案中，該具有多路選擇器模式的查找表結(jié)構(gòu)的工作模式包括MUX模式和普通模式。上述方案中，所述通過配置該模式配置單元MODE的值來(lái)決定該具有多路選擇器模式的查找表結(jié)構(gòu)的工作模式時(shí)，配置該具有多路選擇器模式的查找表結(jié)構(gòu)的MUX模式具體如下:將配置單元MODE配置為0，第一及第二 N型管開關(guān)(SWl，SW2)處于開路狀態(tài)，第二信號(hào)輸入端D2連接第四4選IMUX(M4)的第三輸入端10，第三信號(hào)輸入端D3連接第四4選IMUX(M4)的第四輸入端11,由第二及第三信號(hào)輸入端(D2, D3)輸入的數(shù)據(jù)信號(hào)作為第四4選IMUX (M4)的兩路數(shù)據(jù)輸入信號(hào)；將接入第零4選IMUX(MO)的信號(hào)配置為1010，第零4選IMUX(MO)的輸出端連接于第四4選IMUX(M4)的第一輸入端00，由第零4選IMUX(MO)的輸出信號(hào)DO作為第四4選IMUX (M4)的第三路數(shù)據(jù)輸入信號(hào)；將接入第一 4選IMUX(Ml)的信號(hào)配置為1100，第一 4選IMUX(Ml)的輸出端連接于第四4選IMUX(M4)的第二輸入端01，由第一 4選IMUX(Ml)的輸出信號(hào)Dl作為第四4選IMUX (M4)的第四路數(shù)據(jù)輸入信號(hào)； 第零及第一控制信號(hào)(S0，SI)分別作為第四4選IMUX(M4)的兩個(gè)控制信號(hào)。上述方案中，所述通過配置該模式配置單元MODE的值來(lái)決定該具有多路選擇器模式的查找表結(jié)構(gòu)的工作模式時(shí)，配置該具有多路選擇器模式的查找表結(jié)構(gòu)的普通模式具體如下:將配置單元MODE配置為I，第一及第二 N型管開關(guān)(SWl，SW2)處于通路狀態(tài)；令第二及第三信號(hào)輸入端(D2, D3)的輸入端懸空。為達(dá)到上述目的，本發(fā)明還提供了一種與所述的具有多路選擇器模式的查找表結(jié)構(gòu)相配套的EDA優(yōu)化方法，該方法先于邏輯優(yōu)化執(zhí)行，基于多路選擇器樹進(jìn)行優(yōu)化。該方法具體包括:多路選擇器分組，識(shí)別網(wǎng)表中全部最大多路選擇器樹；多路選擇器樹同構(gòu)化，將多路選擇器樹內(nèi)全部節(jié)點(diǎn)轉(zhuǎn)換為2選IMUX(MUX2)節(jié)點(diǎn)；多路選擇器樹重構(gòu)與映射，將多路選擇器樹最大程度地劃分出2選IMUX (MUX2)三聯(lián)體并映射至權(quán)利要求1所述的具有多路選擇器模式的查找表結(jié)構(gòu)。上述方案中，所述多路選擇器分組是在網(wǎng)表中找出所有的最大多路選擇器樹，每個(gè)最大多路選擇器樹即為一個(gè)多路選擇器分組；對(duì)于網(wǎng)表中某個(gè)多路選擇器節(jié)點(diǎn)M，如果其為多扇出節(jié)點(diǎn)，則M為根節(jié)點(diǎn)；又或者M(jìn)為單扇出節(jié)點(diǎn)且其后繼不是多路選擇器，則M為根節(jié)點(diǎn)；將根節(jié)點(diǎn)命名為R，從R出發(fā)遞歸尋找前驅(qū)節(jié)點(diǎn)，如果前驅(qū)節(jié)點(diǎn)是單扇出多路選擇器，則將此多路選擇器節(jié)點(diǎn)加入R所在分組，迭代結(jié)束后即建立起了以R為根節(jié)點(diǎn)的最大多路選擇器樹。上述方案中，所述多路選擇器樹同構(gòu)化是將多路選擇器樹內(nèi)全部多路選擇器節(jié)點(diǎn)都分解為2選IMUX (MUX2)，以便后續(xù)對(duì)多路選擇器樹結(jié)構(gòu)進(jìn)行調(diào)整。上述方案中，所述多路選擇器樹重構(gòu)與映射是將多路選擇器樹盡可能多的劃分出2選1MUX(MUX2)三聯(lián)體，然后將該三聯(lián)體映射為具有多路選擇器模式的查找表結(jié)構(gòu)。所述多路選擇器樹重構(gòu)的基本操作是:一個(gè)2選1MUX(MUX2)能夠攜帶其一個(gè)分支跨躍到其后繼節(jié)點(diǎn)之后，而另一分支則接入其后繼節(jié)點(diǎn)；所述多路選擇器樹映射是一個(gè)起始于根節(jié)點(diǎn)的遞歸過程。(三)有益效果從上述的技術(shù)方案可以看出，本發(fā)明的有益效果在于:應(yīng)用本發(fā)明中具有MUX模式的MLUT結(jié)構(gòu)，僅需一個(gè)配置為MUX模式的MLUT即可實(shí)現(xiàn)一個(gè)MUX4功能，且延遲僅為I級(jí)LUT延遲，相對(duì)于傳統(tǒng)LUT結(jié)構(gòu)既節(jié)省了邏輯資源開銷，又降低了電路延遲 。應(yīng)用本發(fā)明中為MLUT設(shè)計(jì)的配套EDA優(yōu)化方法，可以將電路中的MUX樹最大限度地映射為MLUT結(jié)構(gòu)，保證了 MLUT結(jié)構(gòu)的利用率，減少了 MUX樹實(shí)現(xiàn)的邏輯資源開銷，同時(shí)有助于降低電路延遲。


圖1是MUX4在FPGA中的兩種實(shí)現(xiàn)方式；圖2是MLUT結(jié)構(gòu)及MUX模式配置方案；圖3是MUX2三聯(lián)體轉(zhuǎn)換為二進(jìn)制MUX4示意圖；圖4是MUX分組函數(shù)偽代碼；圖5是MUX樹同構(gòu)化示意圖；圖6是MUX樹重構(gòu)的三種基本方式；圖7是MUX樹映射方法偽代碼；圖8是MUX樹重構(gòu)與映射示例；圖9是采用MLUT及配套EDA優(yōu)化方法與采用傳統(tǒng)LUT的綜合結(jié)果對(duì)比。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。圖2(a)所示為本發(fā)明提出的MLUT結(jié)構(gòu)，其中陰影框以外的部分是典型的傳統(tǒng)LUT結(jié)構(gòu)，陰影框內(nèi)的部分則是在傳統(tǒng)LUT基礎(chǔ)上添加的結(jié)構(gòu)。該MLUT結(jié)構(gòu)是在傳統(tǒng)LUT結(jié)構(gòu)的基礎(chǔ)上新增一個(gè)模式配置單元MODE、由模式配置單元MODE直接控制的第一及第二 N型管開關(guān)(SW1，SW2)以及第二及第三信號(hào)輸入端(D2，D3)。其中，模式配置單元MODE連接于第一及第二 N型管開關(guān)(SW1，SW2)的柵極之間；第一 N型管開關(guān)SWl的漏極連接于傳統(tǒng)LUT結(jié)構(gòu)的第二 4選IMUX (M2)的輸出端,第一 N型管開關(guān)SWl的源極連接于第二信號(hào)輸入端D2及傳統(tǒng)LUT結(jié)構(gòu)的第四4選IMUX (M4)的第三輸入端01 ;第二 N型管開關(guān)SW2的漏極連接于傳統(tǒng)LUT結(jié)構(gòu)的第三4選IMUX (M3)的輸出端，第二 N型管開關(guān)SW2的源極連接于第三信號(hào)輸入端D3及傳統(tǒng)LUT結(jié)構(gòu)的第四4選IMUX (M4)的第四輸入端11。
圖2(b)是圖2(a)對(duì)應(yīng)的原理圖，從圖中可知，傳統(tǒng)LUT結(jié)構(gòu)具有第零至第四共5個(gè)MUX4 (MO M4)。本發(fā)明提出的MLUT結(jié)構(gòu)的核心思想是盡可能復(fù)用傳統(tǒng)LUT結(jié)構(gòu)具有的MUX4來(lái)提高實(shí)現(xiàn)MUX的邏輯利用率。由于傳統(tǒng)LUT結(jié)構(gòu)中的第零至第三MUX4 (MO M3)的輸入是與配置單元的硬連接，欠缺靈活性，復(fù)用代價(jià)較大，故本發(fā)明中MLUT是基于復(fù)用傳統(tǒng)LUT結(jié)構(gòu)中的第四4選IMUX (M4)的方式來(lái)實(shí)現(xiàn)的，通過配置該MODE的值來(lái)決定該MLUT的工作模式。該MLUT的工作模式包括MUX模式和普通模式。如圖2所示，所述通過配置該模式配置單元MODE的值來(lái)決定該具有多路選擇器模式的查找表結(jié)構(gòu)的工作模式時(shí)，配置該具有多路選擇器模式的查找表結(jié)構(gòu)的MUX模式具體如下:將配置單元MODE配置為0，第一及第二 N型管開關(guān)(SWl，SW2)處于開路狀態(tài)，第二信號(hào)輸入端D2連接第四4選IMUX (M4)的第三輸入端10，第三信號(hào)輸入端D3連接第四4選IMUX(M4)的第四輸入端11,由第二及第三信號(hào)輸入端(D2, D3)輸入的數(shù)據(jù)信號(hào)作為第四4選IMUX (M4)的兩路數(shù)據(jù)輸入信號(hào)；將接入第零4選IMUX(MO)的信號(hào)配置為1010，第零4選IMUX(MO)的輸出端連接于第四4選IMUX(M4)的第一輸入端00，由第零4選IMUX(MO)的輸出信號(hào)DO作為第四4選IMUX (M4)的第三路數(shù)據(jù)輸入信號(hào)；將接入第一 4選IMUX(Ml)的信號(hào)配置為1100，第一 4選IMUX(Ml)的輸出端連接于第四4選IMUX(M4)的第二輸入端01，由第一 4選IMUX(Ml)的輸出信號(hào)Dl作為第四4選IMUX (M4)的第四路數(shù)據(jù)輸入信號(hào)；以及第零及第一控制信號(hào)(S0，SI)分別作為第四4選IMUX(M4)的兩個(gè)控制信號(hào)。

經(jīng)上述方式配置后，MLUT就實(shí)現(xiàn)了一個(gè)MUX4的功能，電路延遲僅為一級(jí)LUT延遲。如圖2所示，所述通過配置該模式配置單元MODE的值來(lái)決定該具有多路選擇器模式的查找表結(jié)構(gòu)的工作模式時(shí)，配置該具有多路選擇器模式的查找表結(jié)構(gòu)的普通模式具體如下:將配置單元MODE配置為I，第一及第二 N型管開關(guān)(SWl，SW2)處于通路狀態(tài)；令第二及第三信號(hào)輸入端(D2, D3)的輸入端懸空。經(jīng)上述配置后MLUT即退化為傳統(tǒng)LUT模式，完全兼容傳統(tǒng)LUT結(jié)構(gòu)的所有功能。為了充分高效的利用該MLUT，還需要對(duì)電路網(wǎng)表中的MUX進(jìn)行針對(duì)性的優(yōu)化，在闡述配套EDA優(yōu)化方法之前需要明確如下幾個(gè)概念:MUX樹:電路網(wǎng)表中除根節(jié)點(diǎn)以外的全部節(jié)點(diǎn)均為單扇出MUX的有根樹。最大MUX樹:如果某個(gè)MUX樹不被任何其它MUX樹包含則該樹即為一個(gè)最大MUX樹。MUX2三聯(lián)體:圖3 (a)所示的電路結(jié)構(gòu)稱作MUX2三聯(lián)體，即由三個(gè)MUX2節(jié)點(diǎn)構(gòu)成的滿二叉樹。經(jīng)過對(duì)控制端進(jìn)行重編碼后，MUX2三聯(lián)體可以轉(zhuǎn)換為圖3(b)所示的二進(jìn)制MUX4，這樣的二進(jìn)制MUX4恰好可以通過一個(gè)MLUT實(shí)現(xiàn)。這種轉(zhuǎn)換將作為本發(fā)明EDA優(yōu)化方法的基礎(chǔ)。MLUT配套EDA優(yōu)化方法技術(shù)方案描述如下:MUX優(yōu)化方法分為MUX分組、MUX樹同構(gòu)化、MUX樹重構(gòu)與映射三個(gè)步驟，下面對(duì)每個(gè)步驟分別進(jìn)行闡述。
步驟I，MUX分組:MUX分組就是在網(wǎng)表中找出所有的最大MUX樹，每個(gè)最大MUX樹即為一個(gè)MUX分組。圖4所示為MUX分組函數(shù)偽代碼。對(duì)于網(wǎng)表中某個(gè)MUX節(jié)點(diǎn)M，如果其為多扇出節(jié)點(diǎn)，則M為根節(jié)點(diǎn)；又或者M(jìn)為單扇出節(jié)點(diǎn)且其后繼不是MUX,則M為根節(jié)點(diǎn)。將根節(jié)點(diǎn)命名為R，從R出發(fā)遞歸尋找前驅(qū)節(jié)點(diǎn)，如果前驅(qū)節(jié)點(diǎn)是單扇出MUX,則將此MUX節(jié)點(diǎn)加入R所在分組，迭代結(jié)束后即建立起了以R為根節(jié)點(diǎn)的最大MUX樹。步驟2，MUX樹同構(gòu)化:MUX樹同構(gòu)化即將MUX樹內(nèi)全部MUX節(jié)點(diǎn)都分解為最簡(jiǎn)單的MUX結(jié)構(gòu)-MUX2，以便后續(xù)對(duì)MUX樹結(jié)構(gòu)進(jìn)行調(diào)整。圖5(a)所示的MUX樹經(jīng)同構(gòu)化處理后轉(zhuǎn)換為圖5(b)所示的結(jié)構(gòu)。步驟3，MUX樹重構(gòu)與映射:MUX樹重構(gòu)與映射步驟將MUX樹盡可能多的劃分出MUX2三聯(lián)體，然后將三聯(lián)體映射為MLUT。MUX樹重構(gòu)的基本操作是，一個(gè)MUX2可以攜帶其一個(gè)分支跨躍到其后繼節(jié)點(diǎn)之后，而另一分支則接入其后繼節(jié)點(diǎn)。MUX樹映射的過程中需要用到圖6所示的三種基本重構(gòu)形式。圖6 (a)MUX樹中Ml攜帶左分支移動(dòng)后，MUX樹重構(gòu)為圖6 (b)所示的MUX2三聯(lián)體。圖6 (c)MUX樹中Ml攜帶右分支移動(dòng)后，MUX樹重構(gòu)為圖6(d)所示的結(jié)構(gòu)，在樹的末端形成一個(gè)MUX2三聯(lián)體。圖6(e)MUX樹中M2攜帶右分支移動(dòng)后，MUX樹重構(gòu)為圖6(f)所示結(jié)構(gòu)，進(jìn)一步令M3攜帶左分支移動(dòng)后，MUX樹重構(gòu)為圖6 (g)所示結(jié)構(gòu)，在樹的末端形成一個(gè)MUX2三聯(lián)體。MUX樹映射是一個(gè)起始于根節(jié)點(diǎn)的遞歸過程，其偽代碼如圖7所示。函數(shù)Map O的返回值是尚未映射的MUX2個(gè)數(shù)，Map O函數(shù)的每次遞歸過程中待處理的MUX2個(gè)數(shù)Nunmapped只會(huì)在I到5之間。當(dāng)Nunmapped為I或2時(shí),不做任何處理；當(dāng)Nunmapped =3且MUX子樹為三聯(lián)體時(shí)，直接將三聯(lián)體映射為MLUT ；當(dāng)Nunmapped = 3但MUX子樹為圖6(a)結(jié)構(gòu)時(shí),通過圖6的第一種方式重構(gòu)為三聯(lián)體后再映射至MLUT ;當(dāng)Nunmapped = 4或Nunmapped = 5時(shí),MUX子樹必定是圖6(c)和圖6(e)所示的結(jié)構(gòu),通過圖6的第二、第三種方式在子樹的末端重構(gòu)出三聯(lián)體映射至MLUT，同時(shí)將零散的MUX2節(jié)點(diǎn)歸入MUX樹尚未映射的部分以待進(jìn)一步遞歸處理，按此映射方法可以保證最大限度的將MUX2映射至MLUT。如圖8所示，MLUT配套EDA優(yōu)化方法具體實(shí)施方式
如下:圖8 (a)是圖5中MUX樹同構(gòu)化示例中同構(gòu)化處理后得到的MUX樹，至少需要5個(gè)傳統(tǒng)LUT結(jié)構(gòu)才能實(shí)現(xiàn)。而通過前移Ml重構(gòu)變換為圖8 (b)后，MUX樹主體僅需2個(gè)MLUT就可以實(shí)現(xiàn)，大幅降低了邏輯資源的占用。三聯(lián)體轉(zhuǎn)化為二進(jìn)制MUX4以及MUX樹重構(gòu)過程中都會(huì)引入額外的控制邏輯，但MUX樹主體優(yōu)化后減小的面積可抵消控制邏輯方面增大的面積。尤其當(dāng)MUX樹為總線結(jié)構(gòu)時(shí)，總線的每一位都共享同一套控制邏輯，控制邏輯面積的增大被每一位分?jǐn)側(cè)趸?，此時(shí)MUX樹主體每一位面積都有所減小的優(yōu)勢(shì)將得以明顯體現(xiàn)。為了進(jìn)一步顯示本發(fā)明的有益效果，隨機(jī)抽取了 20個(gè)OpenCores官方發(fā)布的實(shí)用設(shè)計(jì)進(jìn)行了對(duì)比實(shí)驗(yàn)，OpenCores是著名的開源芯片設(shè)計(jì)組織，該組織下的開源項(xiàng)目絕大多數(shù)都是采用HDL語(yǔ)言開發(fā)的實(shí)用設(shè)計(jì)，因此以這些設(shè)計(jì)作為測(cè)試用例最能反映測(cè)試項(xiàng)目在實(shí)際應(yīng)用中的效果。
圖9所示的實(shí)驗(yàn)結(jié)果顯示，與采用傳統(tǒng)LUT結(jié)構(gòu)相比，采用MLUT結(jié)構(gòu)加配套EDA優(yōu)化方法的綜合結(jié)果，在LUT邏輯資源占用上平均減少了 8.4%，同時(shí)電路時(shí)鐘頻率平均提高了 3.1 %，充分證明了 MLUT作為MUX實(shí)現(xiàn)方案的面積和延遲優(yōu)勢(shì)。另外綜合過程的運(yùn)行時(shí)間和內(nèi)存占用也分別有3.2%和1.6%的改善，這主要得益于MUX優(yōu)化后網(wǎng)表結(jié)構(gòu)得到了簡(jiǎn)化，縮短了后續(xù)邏輯優(yōu)化的運(yùn)行時(shí)間。 以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種具有多路選擇器模式的查找表結(jié)構(gòu)，其特征在于，該具有多路選擇器模式的查找表結(jié)構(gòu)是在傳統(tǒng)查找表結(jié)構(gòu)的基礎(chǔ)上新增一個(gè)模式配置單元(MODE)、由模式配置單元(MODE)控制的第一及第二 N型管開關(guān)(SWl，SW2)、以及第二及第三信號(hào)輸入端(D2，D3)，其中: 模式配置單元(MODE)連接于第一及第二 N型管開關(guān)(SW1，SW2)的柵極之間； 第一 N型管開關(guān)(SWl)的漏極連接于傳統(tǒng)查找表結(jié)構(gòu)的第二 4選IMUX (M2)的輸出端，第一 N型管開關(guān)(SWl)的源極連接于第二信號(hào)輸入端(D2)及傳統(tǒng)查找表結(jié)構(gòu)的第四4選IMUX (M4)的第三輸入端(10)； 第二 N型管開關(guān)(SW2)的漏極連接于傳統(tǒng)LUT結(jié)構(gòu)的第三4選IMUX(M3)的輸出端，第二 N型管開關(guān)(SW2)的源極連接于第三信號(hào)輸入端(D3)及傳統(tǒng)LUT結(jié)構(gòu)的第四4選IMUX (M4)的第四輸入端(11)； 該具有多路選擇器模式的查找表結(jié)構(gòu)是基于復(fù)用傳統(tǒng)查找表結(jié)構(gòu)中的第四4選IMUX(M4)的方式來(lái)實(shí)現(xiàn)的，通過配置該模式配置單元(MODE)的值來(lái)決定該具有多路選擇器模式的查找表結(jié)構(gòu)的工作模式。
2.根據(jù)權(quán)利要求1所述 的具有多路選擇器模式的查找表結(jié)構(gòu)，其特征在于，該具有多路選擇器模式的查找表結(jié)構(gòu)的工作模式包括MUX模式和普通模式。
3.根據(jù)權(quán)利要求2所述的具有多路選擇器模式的查找表結(jié)構(gòu)，其特征在于，所述通過配置該模式配置單元(MODE)的值來(lái)決定該具有多路選擇器模式的查找表結(jié)構(gòu)的工作模式時(shí)，配置該具有多路選擇器模式的查找表結(jié)構(gòu)的MUX模式具體如下: 將配置單元(MODE)配置為0，第一及第二 N型管開關(guān)(SW1，SW2)處于開路狀態(tài)，第二信號(hào)輸入端(D2)連接第四4選1MUX(M4)的第三輸入端(10)，第三信號(hào)輸入端(D3)連接第四4選IMUX(M4)的第四輸入端(11)，由第二及第三信號(hào)輸入端(D2，D3)輸入的數(shù)據(jù)信號(hào)作為第四4選IMUX (M4)的兩路數(shù)據(jù)輸入信號(hào)； 將接入第零4選IMUX(MO)的信號(hào)配置為1010，第零4選IMUX(MO)的輸出端連接于第四4選IMUX(M4)的第一輸入端(00)，由第零4選IMUX(MO)的輸出信號(hào)DO作為第四4選IMUX (M4)的第三路數(shù)據(jù)輸入信號(hào)； 將接入第一 4選IMUX(Ml)的信號(hào)配置為1100，第一 4選IMUX(Ml)的輸出端連接于第四4選IMUX(M4)的第二輸入端(01)，由第一 4選IMUX(Ml)的輸出信號(hào)Dl作為第四4選IMUX (M4)的第四路數(shù)據(jù)輸入信號(hào)； 第零及第一控制信號(hào)(S0，SI)分別作為第四4選IMUX(M4)的兩個(gè)控制信號(hào)。
4.根據(jù)權(quán)利要求2所述的具有多路選擇器模式的查找表結(jié)構(gòu)，其特征在于，所述通過配置該模式配置單元(MODE)的值來(lái)決定該具有多路選擇器模式的查找表結(jié)構(gòu)的工作模式時(shí)，配置該具有多路選擇器模式的查找表結(jié)構(gòu)的普通模式具體如下: 將配置單元(MODE)配置為I，第一及第二 N型管開關(guān)(SWl，SW2)處于通路狀態(tài)； 令第二及第三信號(hào)輸入端(D2, D3)的輸入端懸空。
5.一種與權(quán)利要求1所述的具有多路選擇器模式的查找表結(jié)構(gòu)相配套的EDA優(yōu)化方法，其特征在于，該方法先于邏輯優(yōu)化執(zhí)行，基于多路選擇器樹進(jìn)行優(yōu)化。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，該方法具體包括: 多路選擇器分組，識(shí)別網(wǎng)表中全部最大多路選擇器樹；多路選擇器樹同構(gòu)化，將多路選擇器樹內(nèi)全部節(jié)點(diǎn)轉(zhuǎn)換為2選IMUX(MUX2)節(jié)點(diǎn)； 多路選擇器樹重構(gòu)與映射，將多路選擇器樹最大程度地劃分出2選IMUX (MUX2)三聯(lián)體并映射至權(quán)利要求1所述的具有多路選擇器模式的查找表結(jié)構(gòu)。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述多路選擇器分組是在網(wǎng)表中找出所有的最大多路選擇器樹，每個(gè)最大多路選擇器樹即為一個(gè)多路選擇器分組；對(duì)于網(wǎng)表中某個(gè)多路選擇器節(jié)點(diǎn)M，如果其為多扇出節(jié)點(diǎn)，則M為根節(jié)點(diǎn)；又或者M(jìn)為單扇出節(jié)點(diǎn)且其后繼不是多路選擇器，則M為根節(jié)點(diǎn)；將根節(jié)點(diǎn)命名為R，從R出發(fā)遞歸尋找前驅(qū)節(jié)點(diǎn)，如果前驅(qū)節(jié)點(diǎn)是單扇出多路選擇器，則將此多路選擇器節(jié)點(diǎn)加入R所在分組，迭代結(jié)束后即建立起了以R為根節(jié)點(diǎn)的最大多路選擇器樹。
8.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述多路選擇器樹同構(gòu)化是將多路選擇器樹內(nèi)全部多路選擇器節(jié)點(diǎn)都分解為2選IMUX(MUX2)，以便后續(xù)對(duì)多路選擇器樹結(jié)構(gòu)進(jìn)行調(diào)整。
9.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述多路選擇器樹重構(gòu)與映射是將多路選擇器樹盡可能多的劃分出2選IMUX (MUX2)三聯(lián)體，然后將該三聯(lián)體映射為具有多路選擇器模式的查找表結(jié)構(gòu)。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于， 所述多路選擇器樹重構(gòu)的基本操作是:一個(gè)2選1MUX(MUX2)能夠攜帶其一個(gè)分支跨躍到其后繼節(jié)點(diǎn)之后，而另一分支則接入其后繼節(jié)點(diǎn)； 所述多路選擇器樹映射是一個(gè)起始于根節(jié)點(diǎn)的遞歸過程。
全文摘要
本發(fā)明公開了一種具有多路選擇器模式的查找表結(jié)構(gòu)結(jié)構(gòu)及與其相配套的EDA優(yōu)化方法。本發(fā)明是在傳統(tǒng)LUT結(jié)構(gòu)的基礎(chǔ)上經(jīng)過微小改動(dòng)，復(fù)用傳統(tǒng)LUT結(jié)構(gòu)中天然存在的4選1MUX來(lái)提高實(shí)現(xiàn)MUX的邏輯利用率并減小電路延遲。本發(fā)明中與MLUT相配套的EDA優(yōu)化方法采用MUX優(yōu)化先于邏輯優(yōu)化進(jìn)行的新策略，優(yōu)化方法基于MUX樹進(jìn)行，分為MUX分組、MUX樹同構(gòu)化、MUX樹重構(gòu)與映射三個(gè)步驟。優(yōu)化方法最大限度的將MUX樹映射至MLUT結(jié)構(gòu)，以保證MLUT的使用效率。對(duì)比實(shí)驗(yàn)證實(shí)本發(fā)明可以大幅降低邏輯資源占用并提高電路時(shí)鐘頻率，同時(shí)兼具運(yùn)行時(shí)間短，內(nèi)存需求小的優(yōu)點(diǎn)。
文檔編號(hào)H03K19/177GK103236836SQ20131012273
公開日2013年8月7日 申請(qǐng)日期2013年4月10日 優(yōu)先權(quán)日2013年4月10日
發(fā)明者郭旭峰, 李明, 于芳 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所