專利名稱：小信號電容放大電路裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及ー種用于連接運算放大器的小信號電容放大電路裝置。
背景技術(shù)：
集成運算放大器(Integrated Operational Amplifier)簡稱集成運放,是由多級直接耦合放大電路組成的高増益模擬集成電路。它的增益高(可達6(Tl80dB)，輸入電阻大(幾十千歐至百萬兆歐)，共模抑制比高(6(Tl70dB)，失調(diào)與飄移小，而且還具有輸入電壓為零時輸出電壓亦為零的特點，適用于正，負兩種極性信號的輸入和輸出。一個標準的運算放大器包括非反相輸入端、反相輸入端、輸出端、正電源端和負電源端。如果在運算放大器的輸出端接一個較大的電容，該電容實際上與運算放大器的輸·出電阻為并聯(lián)關(guān)系，在利用小信號模型計算該運算放大器的零極點時，由于運算放大器的輸出電阻常常非常高，因此可以提供ー個頻率較低的極點，如果在該電容支路上串聯(lián)ー個電阻，還可以提供一個頻率值較低的零點。如果該運算放大器處于ー個多階反饋環(huán)路中(例如有電壓反饋環(huán)路的開關(guān)電源)，該環(huán)路的穩(wěn)定性在相當程度上依賴于上述零極點時，希望零極點能夠被設(shè)置地越低越好，即電容越大越好。但是由于現(xiàn)有的主流集成電路制造エ藝中，集成的電容器難以提供高的電容值，而大電容意味著更大的芯片面積，甚至不得不利用外桂。因此，盡早獲得具有較低零極點的小信號電容放大電路，逐漸成為業(yè)界需要解決的問題。
實用新型內(nèi)容本實用新型的目的在于提供ー種小信號電容放大電路裝置，在小信號模型中，能夠?qū)⑤^小的電容倍增成較大的電容，從而得到較低的零極點。為實現(xiàn)上述目的，本實用新型的技術(shù)方案如下ー種小信號電容放大電路裝置，用于連接運算放大器，包括電容電流采樣電路、電容電流放大電路、電流鏡電路、一個偏置電壓源43和一個電容3，該電容電流采樣電路的輸入端與該電容3的低電位31連接，輸出端與該電容電流放大電路輸入端相連，該電容電流放大電路輸出端與電容3的高電位32連接；偏置電壓源43為該電流鏡電路供電，該電流鏡電路的輸入端、輸出端分別與該電容3的低電位31、高電位32連接；該電流鏡電路的控制端與ー個外接電源的正電源端42連接，該電容電流放大電路輸入端以及電容電流采樣電路輸出端與該外接電源的負電源端41連接，該電容3的高電位32與該運算放大器輸出端5連接。本實用新型提供的小信號電容放大電路裝置，能夠?qū)⑤^小的電容倍增成較大的電容，從而得到較低的零極點；該小信號電容放大電路裝置，穩(wěn)定性好，不需要大電容的引入。

圖I為本實用新型的第一具體實施例的ー種小信號電容放大電路的電路原理圖；圖2為圖I簡化后的小信號模型；[0014]圖3本實用新型的第二具體實施例的ー種小信號電容放大電路的電路原理圖；圖4為本實用新型的第三具體實施例的ー種小信號電容放大電路的電路原理圖；圖5為本實用新型的第四具體實施例的ー種小信號電容放大電路的電路原理圖；圖6示出根據(jù)本實用新型的第五具體實施例的ー種小信號電容放大電路的電路原理圖。
具體實施方式
以下結(jié)合附圖，對本實用新型的具體實施方式
作進ー步的詳細說明。圖I示出根據(jù)本實用新型的第一具體實施例的ー種小信號電容放大電路的電路原理圖。具體地，本電路原理圖包括5個部分，電容電流采樣電路，電容電流放大電路、電流鏡電路，小電容3，偏置電壓源43。其中，電容電流采樣電路具體為NMOS管1，電容電流放大 電路具體為NMOS管21，電流鏡電路具體包括兩個PMOS管22、23，小電容3的高電位為32，低電位為31 ;運算放大器(附圖未示出)的輸出端5與小電容3的高電位32相連接，外接電源(附圖未示出)的正電源端為42，負電源端為41。PMOS管22的柵極與PMOS管23共同和偏置電壓43相連接，PMOS管23的柵極、襯底同PMOS管22的柵極、襯底共同和外接電源的正電源端42相連接，并作為該電流鏡電路的控制端；PM0S管23的漏極同小電容3的高電位32相連接作為電流鏡電路的輸出，PMOS管22的漏極同小電容3的低電位31相連接作為電流鏡電路的輸入，即PMOS管22和23成電流鏡連接關(guān)系。根據(jù)本實施例，電容電流采樣電路為NMOS管1，電容電流放大電路為NMOS管21，NMOS管I漏極與小電容3低電位31相連接作為電容電流采樣電路的輸入，NMOS管I源極、襯底以及NMOS管21源極、襯底共同與外接電源負電源端41相連接，既作為電容電流采樣電路的輸出也作為電容電流放大電路的輸入；NM0S管I柵極以及漏極同NMOS管21的柵極相連接；NM0S管21的漏極同小電容3的高電位32連接作為電容電流放大電路的輸出，即NMOS管I與NMOS管21也成電流鏡連接關(guān)系。其中，NMOS管21的寬長比與NMOS管I的寬長比之比設(shè)置為M，PM0S管23的寬長比與22的寬長比之比也為M，M大于I。這樣ー來，可以實現(xiàn)小電容的倍増。具體地，本領(lǐng)域技術(shù)人員理解，在N型半導體中，自由電子的濃度大于空穴的濃度，在P型半導體中，空穴的濃度大于自由電子的濃度。采用不同的摻雜エ藝，將P型半導體與N型半導體制作在同一塊硅片上，在它們的交界面上就形成PN結(jié)。PN結(jié)具有單向?qū)щ娦?，即PN結(jié)外加正向電壓時處于導通狀態(tài),外加反向電壓時處于截止狀態(tài)。在本實用新型中，采用了 NMOS管和PMOS管，而且都是增強型管，因為在柵源之間的電壓為零時，漏極電流也為零。在NMOS管中，襯底為P型硅片，利用擴散エ藝制作兩個高摻雜的N區(qū)，并引出兩個電扱，分別為源極和漏扱，半導體上制作ー層SiO2絕緣層，再在SiO2之上制作ー層金屬鋁，引出電極，作為柵扱。當柵極與源極之間的電壓發(fā)生變化時，將改變襯底靠近絕緣層處感應電荷的多少，從而控制漏極電流的大小。在具體應用中，上述電路與運算放大器相連接，本領(lǐng)域技術(shù)人員理解，運算放大器的高電位為同相輸入端，低電位為反相輸入端，這里同相和反相是指輸入電壓和輸出電壓之間的相位關(guān)系。運算放大器在工作中有線性放大區(qū)域和飽和區(qū)域兩部分，在線性區(qū)，輸出電壓的斜率曲線表示電壓放大倍數(shù)，在非線性區(qū)，輸出電壓只有兩個可能的情況，+U或者-U。當同向輸入端的電壓大于反向輸入端的電壓時，運放的輸出電壓為正值，當反向輸入端的電壓大于同向輸入端的電壓時，運放的輸出為負值。具體地，在本電路圖中，PMOS管23、22的開啟電壓，即柵源之間的電壓，小于零，以-4V為例。由于柵極的電位是由偏置電壓源43決定，源極的電位是由外接電源的正電源端42決定，所以，只要偏置電壓43與42端電位的差值小于4V，PMOS管23、22即能導通。電容電流采樣電路以及電容電流放大電路均由NMOS管構(gòu)成，具體為NMOS管I和NMOS管21，其開啟電壓，即柵源之間的電壓大于零，以+4V為例。NMOS管I的柵極、漏極與PMOS管22的漏極相連，所以，PMOS管22導通之后，NMOS管I的柵源之間的電壓為42端的電位減去PMOS管22的柵漏之間的電壓，只要所得差值大于+4V，NMOS管I就能導通。由于NMOS管21與NMOS管I成電流鏡連接關(guān)系，NMOS管21的柵源電壓等于NMOS管I的柵源電壓，所以，NMOS管21與NMOS管I同時導通。具體地，改變運算放大器的輸入端電壓值，使得運算放大器的輸出電壓從Vl有向 V2變化的趨勢，其中，V2大于VI，即32端的電壓從Vl向V2變化，此時小電容3的高電位32端的正電荷數(shù)量開始增加，増加的正電荷從外接電源的正電源端42和PMOS管23的漏極中抽取。為了保證小電容3兩端的電荷平衡，電容3的低電位31端的負電荷也必須相應增カロ，從宏觀上來說，表現(xiàn)為流過NMOS管I源漏極之間的電流增加。由于NMOS管I與NMOS管21之間存在著I : M(NM0S管I寬長比相對于NMOS管21寬長比之比)的電流鏡連接，因此，流經(jīng)NMOS管I源漏極的電流以M倍的關(guān)系流到NMOS管21中。因此，使得増加的上拉電流中有相當?shù)碾娏鞑]有流到小電容3，而是通過21流向了地，結(jié)果導致向電容充電的電流被減小了。這時，電容兩端電壓的上升速度，類似于一個未減小的電流向一個更大的電容充電。在小信號模型中，該小電容實際上是被放大了。根據(jù)簡單的計算以及實際電路的仿真結(jié)果，可以得到該小信號電容為原來的(1+M)倍。圖2為圖I簡化后的小信號模型，本領(lǐng)域技術(shù)人員理解，其中，6為運算放大器輸出級的交流等效電阻，7為小電容3的低電位31端到地的交流等效電阻，8為小電容3的高電位32端到地的等效電阻，C33為小信號電容放大后的等效電容。以R6、R7、R8、C33分別代表6、7、8的電阻值和33的電容值?？梢缘玫皆撨\算放大器的輸出端提供了一個極點和一個零點其中，極點為1/[(冊I R7)*C33]零點為1バR8*C33)上式中，R6| I R7表示R6、R7并聯(lián)后的等效電阻，極點和零點的單位為赫茲。圖3示出根據(jù)本實用新型的第二具體實施例的ー種小信號電容放大電路的電路原理圖。本電路原理圖可以看成是圖I所示電路原理圖的ー個變化例。在本變化例中,運算放大器(附圖未示出)的輸出端5與小電容3的高電位32相連接，外接電源的正電源端為42，負電源端為41。其中，電容電流采樣電路和電容電流放大電路分別由PMOS管22和PMOS管23構(gòu)成，PMOS管22和PMOS管23的源極以及襯底連接在一起，并與外接電源的正電源端42連接，PMOS管23變化為柵極不再同偏置電壓43連接，只與PMOS管22的柵極連接，PMOS管23的漏極與電容3的高電位32連接，作為電容電流放大電路的輸出端，PMOS管22變化為柵極同漏極連接，并與電容3的低電位31連接，作為電容電流采樣電路輸入端；電流鏡電路則具體包括NMOS管I和NMOS管21，NMOS管I柵極與NMOS管21的柵極相連接，漏極與小電容的低電位31端連接，NMOS管21柵極除了同NMOS管I的柵極連接，還同偏置電壓43連接，NMOS管I、NMOS管21源極、襯底連接在一起，并與外接電源的負電源端41連接，作為電流鏡電路的控制端。在本變化例中，PMOS管23的寬長比與PMOS管22的寬長比之比設(shè)置為M，NM0S管21的寬長比與NMOS管I的寬長比之比也設(shè)置為M，M大于I。本領(lǐng)域技術(shù)人員理解，在小信號模型中，本原理圖的交流等效電路和上述圖2相同，所得的零極點也相同，在此不再贅述。圖4示出根據(jù)本實用新型的第三具體實施例的ー種小信號電容放大電路的電路原理圖。本電路原理圖也可以看成是圖I所示電路原理圖的ー個進ー步改進的實施例。在本實施例中，可以在電容3的高電位32與PMOS管23漏極同第二 NMOS管21漏極連接的節(jié)點之間(近電容3的高電位32側(cè))串接有電阻R11，也可以在電容3的低電位31與PMOS 管22的漏極同第一 NMOS管I漏極連接的節(jié)點之間(近電容3的低電位31側(cè))串接有電阻R12，還可以在第一 NMOS管I漏極與PMOS管22的漏極同第一 NMOS管I漏極連接的節(jié)點之間(近第一 NMOS管I漏極側(cè))串接有電阻R13 ;上述3個電阻R11、R12、R13可以單獨設(shè)置，也可以與任意其他電阻一起設(shè)置于電路中。本領(lǐng)域技術(shù)人員理解，設(shè)置上述電阻后，在圖2中相當于電阻R8在増加，以R表示所有接入的電阻器件的小信號電阻總和，根據(jù)零極點公式，零點公式變化為1/[ (R8+R) *C33]，極點沒有變。由此可見，只要增加的R值足夠大，零點就能再次變得更低。圖5示出根據(jù)本實用新型的第四具體實施例的ー種小信號電容放大電路的電路原理圖。本電路原理圖也可以看成是圖3所示電路原理圖的ー個進ー步改進的實施例。在本變化例中，可以在電容3的高電位32與PMOS管23漏極同第二 NMOS管21漏極連接的節(jié)點之間(近電容3的高電位32側(cè))串接有電阻R21，也可以在電容3的低電位31與PMOS管22的漏極同第一 NMOS管I漏極連接的節(jié)點之間(近電容3的低電位31側(cè))串接有電阻R22，還可以在第一 NMOS管漏極與PMOS管22的漏極同第一 NMOS管I漏極連接的節(jié)點之間(近PMOS管22漏極側(cè))串接有電阻R23 ;上述3個電阻R21、R22、R23可以單獨設(shè)置，也可以與任意其他電阻一起設(shè)置于電路中。本領(lǐng)域技術(shù)人員理解，設(shè)置上述電阻后，在圖2中相當于電阻R8在増加，以R表示所有接入的電阻器件的小信號電阻總和，根據(jù)零極點公式，零點公式變化為1/[(R8+R)*C33]，極點沒有變。圖六示出根據(jù)本實用新型的第五具體實施例的ー種小信號電容放大電路的電路原理圖。本電路原理圖也可以看成是圖I所示電路原理圖的另一個變化例。在本變化例中，電流鏡電路采用了共源共柵結(jié)構(gòu)。其中，電容電流采樣電路變化為由NMOS管I、NMOS管24、電阻26組成的電路，NMOS管I的源極以及襯底、NMOS管24的襯底共同與外接電源負電源端41連接，NMOS管24的漏極通過電阻26與電容3的低電位31端連接，NMOS管I的漏極與NMOS管24的源極連接，NMOS管I的柵極同NMOS管24的漏極相連接，NMOS管24的柵極同電容3的低電位31端相連。其中，電容電流放大電路變化為由NMOS管25、NMOS管21組成，NMOS管25的襯底、NMOS管21的襯底、源極共同與外接電源負電源端41連接，NMOS管21的柵極同NMOS管I的柵極相連，NMOS管21的漏極與NMOS管25的源極相連，NMOS管25的柵極與NMOS管24的柵極相連，NMOS管25的漏極與32端連接。[0037]本領(lǐng)域技術(shù)人員理解，采用共源共柵結(jié)構(gòu)的電流鏡不僅可以提高電流鏡的復制精度，提高電流鏡輸出端的輸出電壓擺幅，而且在本實用新型中，這樣的結(jié)構(gòu)還提高了 31端和32端與地之間的交流等效電阻，即相當于提高了圖2中的R7、R8的阻值，根據(jù)上述零極點公式，電路的極點和零點都被減小了，這樣就提高了電路的頻率補償性能。本說明書只為簡要說明本電路的原理性架構(gòu)，本領(lǐng)域內(nèi)其他明顯等同的變換方式也在本實用新型的保護范圍之內(nèi)，例如電容電流采樣電路、電容電流放大電路以及電流鏡電路(NM0S管1、21、PM0S管22、23等)可以采用晶體管PNP或NPN，各個實施例中的電流鏡電路，包括PMOS對、NMOS對都可以采用共源共柵結(jié)構(gòu)，共源共柵結(jié)構(gòu)并不局限于本說明書給出的例子，也可以采用其他共知的共源共柵電流鏡結(jié)構(gòu)以提高電流復制的精度和輸出電阻。在實施例三和四中，加入的電阻器件還可以是電阻方式連接的MOS管，因為MOS管的小信號電阻常?？梢砸暂^小的面積實現(xiàn)較大的阻值。以上的僅為本實用新型的優(yōu)選實施例，實施例并非用以限制本實用新型的專利保護范圍，因此凡是運用本實用新型的說明書及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應包 含在本實用新型的保護范圍內(nèi)。
權(quán)利要求1.一種小信號電容放大電路裝置，用于連接運算放大器，包括電容電流采樣電路、電容電流放大電路、電流鏡電路、一個偏置電壓源(43)和一個電容(3)，其特征在于，所述電容電流采樣電路的輸入端與所述電容⑶的低電位(31)連接，輸出端與所述電容電流放大電路輸入端相連，該電容電流放大電路輸出端與該電容(3)的高電位(32)連接；所述偏置電壓源(43)為所述電流鏡電路供電，該電流鏡電路的輸入端、輸出端分別與該電容(3)的低電位(31)、高電位(32)連接；該電流鏡電路的控制端與一個外接電源的正電源端(42)連接，所述電容電流放大電路輸入端以及所述電容電流采樣電路輸出端與該外接電源的負電源端(41)連接，該電容(3)的高電位(32)與所述運算放大器的輸出端(5)連接。
2.如權(quán)利要求I所述的小信號電容放大電路裝置，其特征在于，所述電流鏡電路具體包括兩個PMOS管(22、23)，該兩個PMOS管(22、23)的柵極連接在一起，并與偏置電壓源(43)連接，該兩個PMOS管(22、23)的源極、襯底連接在一起，并與所述外接電源的正電源端(42)連接，該PMOS管(23)的漏極同電容(3)的高電位(32)連接，該PMOS管(22)的漏極同該電容(3)的低電位(31)連接。
3.如權(quán)利要求2所述的小信號電容放大電路裝置，其特征在于，所述電容電流采樣電路為第一 NMOS管(I)，電容電流放大電路為第二 NMOS管(21)，該第一 NMOS管⑴和第NMOS管(21)源極以及襯底連接在一起，并與所述外接電源的負電源端(41)連接，該第一匪OS管(I)和第二 NMOS管(21)柵極連接在一起，并與該第一 NMOS管(I)的漏極共同連接至電容⑶的低電位(31)，該第二 NMOS管(21)漏極同電容(3)的高電位(32)連接；所述第二 NMOS管(21)寬長比與第一 NMOS管(I)寬長比之比以及PMOS管(23)寬長比與PMOS管(22)寬長比之比均為M，其中M大于I。
4.如權(quán)利要求3所述的小信號電容放大電路裝置，其特征在于，在電容(3)的高電位(32)側(cè)串接有電阻R11。
5.如權(quán)利要求3所述的小信號電容放大電路裝置，其特征在于，在電容(3)的低電位(31)側(cè)串接有電阻R12。
6.如權(quán)利要求3所述的小信號電容放大電路裝置,其特征在于,在第一NMOS管⑴的漏極側(cè)串接有電阻R13。
7.如權(quán)利要求I所述的小信號電容放大電路裝置，其特征在于，所述電流鏡電路具體包括第一 NMOS管(I)和第二 NMOS管(21)，該兩個NMOS管(1、21)的柵極連接在一起，并與偏置電壓源(43)連接，該兩個NMOS管(1、21)的源極、襯底連接在一起，并與所述外接電源的負電源端(41)連接，該NMOS管(21)的漏極同電容(3)的高電位(32)連接，該NMOS管(I)的漏極同該電容⑶的低電位(31)連接。
8.如權(quán)利要求7所述的小信號電容放大電路裝置，其特征在于，所述電容電流采樣電路為PMOS管(22)，電容電流放大電路為PMOS管(23)，該PMOS管(22)和PMOS管(23)源極以及襯底連接在一起，并與所述外接電源的正電源端(42)連接，該PMOS管(22)和PMOS管(23)柵極連接在一起，并與該PMOS管(22)的漏極共同連接至電容(3)的低電位(31)，該PMOS管(23)漏極同電容(3)的高電位(32)連接；所述第二 NMOS管(21)寬長比與第一NMOS管(I)寬長比之比以及PMOS管(23)寬長比與PMOS管(22)寬長比之比均為M，其中M大于I。
9.如權(quán)利要求8所述的小信號電容放大電路裝置，其特征在于，在電容(3)的高電位側(cè)串接有電阻R21。
10.如權(quán)利要求8所述的小信號電容放大電路裝置，其特征在于，在電容(3)的低電位側(cè)串接有電阻R22。
11.如權(quán)利要求8所述的小信號電容放大電路裝置，其特征在于，在PMOS管(22)的漏極側(cè)串接有電阻R23。
12.如權(quán)利要求2所述的小信號電容放大電路裝置，其特征在于，所述電容電流采樣電路具體包括NMOS管(I)、NMOS管(24)和電阻(26)，所述電容電流放大電路具體包括NMOS管(21)和NMOS管(25) ^NMOS管⑴的源極以及襯底、該NMOS管(24)的襯底均與所述外接電源的負電源端(41)連接，該NMOS管(24)的漏極通過電阻(26)與電容(3)的低電位(31)連接，該NMOS管⑴漏極與該NMOS管(24)的源極連接，柵極同該NMOS管(24)漏極連接，該NMOS管(24)的柵極同電容(3)的低電位(31)連接J_NM0S管(25)的襯底、NMOS管(21)的源極以及襯底均與所述外接電源的負電源端(41)連接，NMOS管(21)柵極同NMOS管(I)柵極相連，NMOS管(21)漏極與NMOS管(25)源極相連，該NMOS管(25)柵極與NMOS管(24)柵極相連，漏極與電容(3)的高電位(32)連接。
專利摘要一種小信號電容放大電路裝置，用于連接運算放大器，包括電容電流采樣電路、電容電流放大電路、電流鏡電路、一個偏置電壓源和一個電容，該電容電流采樣電路的輸入端與該電容的低電位連接，輸出端與該電容電流放大電路輸入端相連，該電容電流放大電路輸出端與電容的高電位連接；偏置電壓源為該電流鏡電路供電，該電流鏡電路的輸入端、輸出端分別與該電容的低電位、高電位連接；該電流鏡電路的控制端與一個外接電源的正電源端連接，該電容電流放大電路輸入端以及電容電流采樣電路輸出端與該外接電源的負電源端連接，該電容的高電位與該運算放大器輸出端連接。本實用新型能夠?qū)⑤^小的電容倍增成較大的電容，并得到較低的零極點。
文檔編號H03F3/45GK202535312SQ20112057309
公開日2012年11月14日 申請日期2011年12月31日 優(yōu)先權(quán)日2011年12月31日
發(fā)明者溫作曉, 羅言剛 申請人:彩優(yōu)微電子(昆山)有限公司