專利名稱：一種多程環(huán)振蕩器的離散頻率調(diào)節(jié)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片設(shè)計(jì)，尤其是一種多程環(huán)振蕩器的離散頻率調(diào)節(jié)方法，在設(shè)計(jì)多程環(huán)振蕩器的延遲單元時(shí)，將輔助環(huán)路設(shè)計(jì)為固定輔助環(huán)路和可變輔助環(huán)路，并依靠控制電路來調(diào)節(jié)延遲單元的電源電壓和可變輔助環(huán)路的共模點(diǎn)電壓，根據(jù)芯片的實(shí)際測試頻率，選擇性地切換控制電路中的控制點(diǎn)，以此來對芯片的工作頻率范圍進(jìn)行調(diào)節(jié)。
背景技術(shù)：
在邏輯電路和無線通信系統(tǒng)中，時(shí)鐘或載波的質(zhì)量是確保系統(tǒng)能否正常工作的關(guān)鍵因素.對時(shí)鐘而言，時(shí)間抖動(Jitter)是評價(jià)其質(zhì)量的重要標(biāo)準(zhǔn)；對于載波而言，相位噪聲(Phase Noise)是評價(jià)其質(zhì)量的重要標(biāo)準(zhǔn).實(shí)際上,時(shí)間抖動和相位噪聲都是附加在理想正弦信號上的隨機(jī)噪聲.因此，如何減小這種附加噪聲是設(shè)計(jì)者最為關(guān)注的方面之 一.隨著芯片性能的不斷提升，對時(shí)鐘頻率的要求也越來越高，例如個(gè)人電腦的主頻早已達(dá)到了 GHz并不斷提高.除了依靠工藝進(jìn)步帶來了器件尺寸的縮小外，還必須通過結(jié)構(gòu)的設(shè)計(jì)來滿足對超高頻時(shí)鐘產(chǎn)生模塊的需求.在CMOS邏輯工藝中，環(huán)振蕩器是時(shí)鐘產(chǎn)生電路最常見形式，其具有多相位差分輸出和面積緊湊的特點(diǎn)，但是工作頻率和相位噪聲都比較受限.因此，提升環(huán)振蕩器的振蕩頻率和優(yōu)化其相位噪聲是芯片設(shè)計(jì)人員努力的方向.多程環(huán)振蕩器(Multi-pass Ring Oscillator)是一種考慮了頻率提升和相位噪聲優(yōu)化的結(jié)構(gòu).其原理可以簡單描述如下振蕩環(huán)路由級聯(lián)的延遲單元構(gòu)成，每個(gè)延遲單元包含主振蕩環(huán)路和輔助振蕩環(huán)路，輔助振蕩環(huán)路先于主振蕩環(huán)路啟動，進(jìn)而縮小延遲單元的延遲時(shí)間；由于增益級晶體管周期性的短時(shí)間導(dǎo)通，噪聲只能少量地注入到振蕩環(huán)路中，再加上振蕩信號接近滿擺幅，因此可以達(dá)到提升振蕩頻率和優(yōu)化相位噪聲的雙重目的.參考文獻(xiàn)[1]C. H. Park, and B. Kim, “A Low-Noise, 900-MHz VCO in 0. 6-mm CMOS, ” IEEEJ.Solid State Circuits，vol. 34，pp.586-591，May 1999.[2] Yalcin Alper Eken，and John P.Uyemura，“A 5. 9~GHz Voltage-ControlledRing Oscillator inO. 18 u m CMOS，”1EEE J. Solid State Circuits，vol. 39，pp. 230-233，Jan. 2004.

發(fā)明內(nèi)容
一般來說，批量生產(chǎn)芯片時(shí)，同批次的晶片存在較為一致的偏向性，即芯片的振蕩頻率整體往上漂或者整體往下漂.基于當(dāng)前的設(shè)計(jì)水平和生產(chǎn)水平，環(huán)振蕩器的設(shè)計(jì)振蕩頻率范圍與實(shí)際測試結(jié)果很難做到完全相同，原因在于工藝的穩(wěn)定性以及有限的仿真設(shè)計(jì)手段.雖然環(huán)振蕩器具有一定頻率范圍內(nèi)的連續(xù)可調(diào)能力，但是仍然面臨頻率范圍偏高或者偏低的問題.為確保良率，最好在設(shè)計(jì)階段加入對頻率調(diào)節(jié)的考慮，增加設(shè)計(jì)上的冗余量.該方案必須具有易于實(shí)現(xiàn)且性能影響小的雙向調(diào)節(jié)能力，即能夠?qū)φ袷庮l率進(jìn)行整體性地提升或者降低.在多程環(huán)振蕩器中，可供調(diào)節(jié)的參數(shù)很有限，造成了雙向調(diào)節(jié)能力的設(shè)計(jì)難度.為解決上述問題，本發(fā)明主要目的在于提供一種多程環(huán)振蕩器的離散調(diào)節(jié)頻率的方法.在設(shè)計(jì)多程環(huán)振蕩器時(shí)，通過控制電路調(diào)節(jié)延遲單元中可調(diào)輔助增益級共模點(diǎn)的等效反饋電阻來改變上述可調(diào)輔助增益級的驅(qū)動能力，以此調(diào)節(jié)延遲單元的延遲時(shí)間進(jìn)而實(shí)現(xiàn)對振蕩頻率的離散調(diào)節(jié).
為獲致上述的目的，本發(fā)明的多程環(huán)振蕩器的離散頻率調(diào)節(jié)方法，通過調(diào)節(jié)延遲單元中輔助增益級的驅(qū)動能力來對多程環(huán)振蕩器的振蕩頻率進(jìn)行調(diào)節(jié)，而該輔助增益級的驅(qū)動能力由其源極的負(fù)反饋電阻來調(diào)節(jié)，該源極負(fù)反饋電阻由開關(guān)陣列控制的等效電阻網(wǎng)絡(luò)實(shí)現(xiàn).依靠本發(fā)明的多程環(huán)振蕩器得離散頻率調(diào)節(jié)方法，可以使多程環(huán)振蕩器產(chǎn)生多條離散的調(diào)諧曲線，擴(kuò)大了頻率的覆蓋范圍，增強(qiáng)了抗工藝波動的能力，可以有效提高芯片的良率.


圖I是傳統(tǒng)的多程環(huán)振蕩器的原理圖；圖2是多程環(huán)振蕩器器中延遲單元的結(jié)構(gòu)圖；圖3是根據(jù)本發(fā)明實(shí)施的輔助增益級的原理圖；圖4是根據(jù)本發(fā)明實(shí)施的具備離散頻率調(diào)節(jié)能力的多程環(huán)振蕩器的原理圖；圖5是根據(jù)本發(fā)明實(shí)施的可變電阻的原理圖；圖6是根據(jù)本發(fā)明實(shí)施的多程環(huán)振蕩器的頻率覆蓋范圍.圖中元件參數(shù)說明11延遲單元111輔助增益級112主增益級113連續(xù)調(diào)節(jié)負(fù)載12可變電阻FC輔助增益級的共模點(diǎn)Rs等效可調(diào)電阻Rl/R2/Rn電阻Sffl/SW2/Sffn控制開關(guān)P+/P-主增益級端口信號S+/S-輔助增益級端口信號
具體實(shí)施例方式如圖I所示，傳統(tǒng)的N級多程環(huán)振蕩器由N個(gè)相同的延遲單元級聯(lián)成一個(gè)閉合環(huán)(N彡2).其中，如圖2所示，延遲單元11為差分結(jié)構(gòu)(輸出信號為OUT+和0UT-)，上述延遲單元由連續(xù)調(diào)節(jié)負(fù)載113(控制信號為VCTRL)，主增益級112 (控制信號為P+和P-)以及輔助增益級111 (控制信號為S+和S-)共同組成.上述連續(xù)調(diào)節(jié)負(fù)載具有隨VCTRL連續(xù)調(diào)節(jié)振蕩頻率的能力；上述主增益級由該延遲單元的前一級延遲單元的輸出驅(qū)動；上述輔助增益級由該延遲單元的前兩級延遲單元的輸出驅(qū)動.正常工作時(shí)，以延遲單元11為例，由于其輔助增益級111的控制信號脈沖比其主增益級112的控制信號脈沖先到來，導(dǎo)致輔助增益級111比主增益級112提前啟動，輔助增益級111加快了該延遲單元11輸出端口電平Ql+和Ql-的切換速度，不僅降低了環(huán)路的相位噪聲(陡峭的上升/下降沿使噪聲注入振蕩環(huán)路的時(shí)間比例降低，進(jìn)而使相位噪聲性能得到改善)，還提升了環(huán)路振蕩頻率(延遲單元11的延遲時(shí)間為Tdelay,環(huán)路的振蕩頻率等于l/2/N/Tdelay,顯然Tdelay的減小會導(dǎo)致環(huán)振蕩器振蕩頻率的上升) 根據(jù)上述分析，很容易進(jìn)一步推論在參數(shù)不變時(shí)，增強(qiáng)輔助增益級可以提升振蕩頻率.圖3給出的是上述多程環(huán)振蕩器中延遲單元的輔助增益級的具體實(shí)現(xiàn)方式，分別采用的是基于PMOS晶體管差分對結(jié)構(gòu)和基于NMOS晶體管差分對結(jié)構(gòu).這種差分放大結(jié)構(gòu)的驅(qū)動能力是與其有效跨導(dǎo)成正向比例關(guān)系的.圖4給出的是基于本發(fā)明實(shí)施的具備離散頻率調(diào)節(jié)能力的多程環(huán)振蕩器原理圖，與圖I中所示傳統(tǒng)的多程環(huán)振蕩器相比，輔助增益級的共模點(diǎn)不再是一個(gè)固定電平，而是一個(gè)可以控制的可變電阻12.圖5給出了可變電阻12的三種具體實(shí)現(xiàn)方式(I)開關(guān)控制的并聯(lián)PMOS晶體管陣列；(2)開關(guān)控制的并聯(lián)NMOS晶體管陣列；(3)開關(guān)控制的串并聯(lián)混合結(jié)構(gòu)的電阻網(wǎng)絡(luò).可變電阻12的等效電阻值為Rs，上述等效電阻Rs是上述輔助增益級111的源極負(fù)反饋電阻，上述多程環(huán)振蕩器的振蕩波形是接近于滿擺幅的周期電壓脈沖，是大信號的振蕩波形，當(dāng)上述輔助增益級111的柵極-源極電壓差很大時(shí)，該輔助增益級111的有效跨導(dǎo)~ 1/Rs.結(jié)合上述的分析結(jié)論，振蕩環(huán)路的振蕩頻率可以依靠對可變電阻12的調(diào)節(jié)來實(shí) 現(xiàn).當(dāng)可變電阻12增加時(shí)，振蕩頻率下降；當(dāng)可變電阻12減小時(shí)，振蕩頻率上升.如此，可以實(shí)現(xiàn)多條離散的頻率調(diào)諧曲線，如圖6所示.進(jìn)一步來看，本發(fā)明中將所有延遲單元的輔助增益級共模點(diǎn)都接至的同一點(diǎn)FC，有利于穩(wěn)定上述輔助增益級共模點(diǎn)FC的電平，對環(huán)路的相位噪聲性能有幫助.此外，由于可變電阻的共模特性，不用擔(dān)心其與某一級延遲單元之間得串?dāng)_影響，因此從版圖設(shè)計(jì)上來看，可變電阻的布局和位置可以很靈活去實(shí)現(xiàn).設(shè)計(jì)者實(shí)施本發(fā)明所提及的方法后，可以有效增加多程環(huán)振蕩器的頻率覆蓋范圍，而且調(diào)節(jié)方式簡單易行.本發(fā)明中列出了一種具體詳盡的示意圖，但是其并非限定了本發(fā)明的范圍，任何集成電路設(shè)計(jì)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更改，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所界定為準(zhǔn)。
權(quán)利要求
1.一種多程環(huán)振蕩器的離散頻率調(diào)節(jié)方法，其特征是通過對多程環(huán)振蕩器中延遲單元輔助增益級的驅(qū)動能力的調(diào)節(jié)來實(shí)現(xiàn)該多程環(huán)振蕩器的離散頻率的調(diào)節(jié)。
2.如權(quán)利要求I所述的一種多程環(huán)振蕩器的離散頻率調(diào)節(jié)方法，其特征是輔助增益級由晶體管的差分對放大電路構(gòu)成，輔助增益級的驅(qū)動能力的調(diào)節(jié)由差分對放大電路的有效跨導(dǎo)的調(diào)節(jié)來實(shí)現(xiàn)。
3.如權(quán)利要求I或2所述的一種多程環(huán)振蕩器的離散頻率調(diào)節(jié)方法，其特征是有效跨導(dǎo)通過差分對放大電路中源極負(fù)反饋電阻的調(diào)節(jié)來實(shí)現(xiàn)。
4.如權(quán)利要求3所述的一種多程環(huán)振蕩器的離散頻率調(diào)節(jié)方法，其特征是源極負(fù)反饋電阻通過開關(guān)控制的并聯(lián)形式的晶體管陣列或通過開關(guān)控制的串-并聯(lián)混合形式的電阻陣列實(shí)現(xiàn)。
全文摘要
一種多程環(huán)振蕩器的離散頻率調(diào)節(jié)方法，通過調(diào)節(jié)延遲單元中輔助增益級的驅(qū)動能力來對多程環(huán)振蕩器的振蕩頻率進(jìn)行調(diào)節(jié)，而該輔助增益級的驅(qū)動能力由其源極的負(fù)反饋電阻來調(diào)節(jié)，該源極負(fù)反饋電阻由開關(guān)陣列控制的等效電阻網(wǎng)絡(luò)實(shí)現(xiàn)。
文檔編號H03L7/099GK102739245SQ20111009345
公開日2012年10月17日 申請日期2011年4月14日 優(yōu)先權(quán)日2011年4月14日
發(fā)明者潘杰 申請人:北京中電華大電子設(shè)計(jì)有限責(zé)任公司