專利名稱：數(shù)字模擬轉(zhuǎn)換裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)一種轉(zhuǎn)換裝置，特別是關(guān)于一種數(shù)字模擬轉(zhuǎn)換裝置。
背景技術(shù)：
近年來數(shù)字技術(shù)的提升，集成電路的高度應(yīng)用，以數(shù)字方式處理訊號(hào)已經(jīng)成為一 種普遍的方式。我們利用數(shù)字技術(shù)將現(xiàn)實(shí)世界中多數(shù)的模擬訊號(hào)，經(jīng)取樣的過程將訊號(hào)轉(zhuǎn) 成數(shù)字?jǐn)?shù)據(jù)，再來做分析處理、壓縮與傳遞，使得數(shù)字訊號(hào)的優(yōu)點(diǎn)充分的被利用，然后在接 收端經(jīng)解壓縮，再還原成原來模擬訊號(hào)，雖然訊號(hào)傳遞的過程中會(huì)使訊號(hào)產(chǎn)生些微的失真， 然而在可容忍的失真范圍內(nèi)，我們所得到數(shù)字訊號(hào)的益處，遠(yuǎn)高于這微不足道的缺點(diǎn)。因 此，數(shù)字化的訊號(hào)處理，迅速的發(fā)展應(yīng)用，大哥大、數(shù)字相機(jī)、網(wǎng)絡(luò)電話、語音與指紋辨識(shí)、運(yùn) 動(dòng)控制器等數(shù)字訊號(hào)處理發(fā)展出的產(chǎn)品，被普遍的應(yīng)用在日常生活中。數(shù)字化世界儼然成 形，數(shù)字訊號(hào)處理應(yīng)用的領(lǐng)域也就越來越廣，相對(duì)的數(shù)字/模擬轉(zhuǎn)換器的應(yīng)用也越來越廣。在高速、高解析度的數(shù)字模擬轉(zhuǎn)換器設(shè)計(jì)中，切換電流式數(shù)字模擬轉(zhuǎn)換器 (current-steering DAC)因具有不需額外的放大器來作轉(zhuǎn)換，輸出直接驅(qū)動(dòng)幾十歐 姆的電阻，因此成為高速、高解析度數(shù)字模擬轉(zhuǎn)換器的最佳架構(gòu)。其中，二進(jìn)位加權(quán)式 (binary-weighted)是最直接又簡(jiǎn)單的實(shí)施方式；但是這種架構(gòu)有一個(gè)很大的缺點(diǎn)，就是 當(dāng)數(shù)字輸入改變時(shí)，輸出端會(huì)有暫態(tài)突波(transient glitch)，特別是從0111. . . 11變化 至1000…00時(shí)(majorcode transition)，模擬輸出會(huì)產(chǎn)生很大突波，進(jìn)而破壞了數(shù)字模 擬轉(zhuǎn)換器的單調(diào)性，如圖1所示。突波產(chǎn)生的原因主要在于從輸入到輸出的路徑上，不同 位元彼此之間沒有做好匹配所致。為了改善這個(gè)問題，有一種所謂的熱碼式(thermometer code)數(shù)字模擬轉(zhuǎn)換器，可以明顯地降低暫態(tài)突波，但是它需要額外的二進(jìn)位轉(zhuǎn)單元解碼 器(binary-to-unary decoder)，當(dāng)位元數(shù)大時(shí)，此解碼器有面積大、速度慢、平均功率消耗 增加等缺點(diǎn)，所以不適合用于高速、高解析度的數(shù)字模擬轉(zhuǎn)換器中。因此，為了結(jié)合二進(jìn)位 加權(quán)式與熱碼式的優(yōu)缺點(diǎn)，許多的設(shè)計(jì)是采用分段式(segmented)，即高位元部分采用熱碼 式，低位元部分采用二進(jìn)位加權(quán)式來取得平衡，不過這種分段式架構(gòu)仍然在低位元部分具 有潛在的非單調(diào)性問題，而且還需要另外的延遲電路去作高低位元輸入訊號(hào)的同步。因此，本發(fā)明是在針對(duì)上述的困擾，提出一種數(shù)字模擬轉(zhuǎn)換裝置，以解決現(xiàn)有所產(chǎn) 生的問題。

發(fā)明內(nèi)容
本發(fā)明的主要目的，在于提供一種數(shù)字模擬轉(zhuǎn)換裝置，其是采用小面積、低功耗 的可變延遲緩沖電路，以改變不同輸入位元所對(duì)應(yīng)的延遲時(shí)間，來控制電子開關(guān)的時(shí)序 (timing)與改變控制電子開關(guān)的訊號(hào)的上升或下降時(shí)間，進(jìn)而明顯降低暫態(tài)突波、提升無 寄生動(dòng)態(tài)范圍(SFDR)。為達(dá)上述目的，本發(fā)明提供一種數(shù)字模擬轉(zhuǎn)換裝置，包含一可變延遲緩沖電路、多 個(gè)同步電路與一數(shù)字模擬轉(zhuǎn)換單元，緩沖電路接收一具多個(gè)字元的數(shù)字訊號(hào)，并依據(jù)上述位元從高至低的順序，分別對(duì)應(yīng)依序延緩輸出一第一互補(bǔ)數(shù)字訊號(hào)組。每一同步電路分別 接收每一第一互補(bǔ)數(shù)字訊號(hào)組與一脈沖訊號(hào)，并以脈沖訊號(hào)作為第一互補(bǔ)數(shù)字訊號(hào)組的時(shí) 間基準(zhǔn)，進(jìn)而分別對(duì)應(yīng)每一第一互補(bǔ)數(shù)字訊號(hào)組，輸出每一第二互補(bǔ)數(shù)字訊號(hào)組，供數(shù)字模 擬轉(zhuǎn)換單元接收。數(shù)字模擬轉(zhuǎn)換單元包含多個(gè)電流源，每一電流源的電流量分別對(duì)應(yīng)由低 至高的位元順序，以二進(jìn)位加權(quán)式遞增。另有多個(gè)電子開關(guān)，每一電子開關(guān)分別連接每一同 步電路與每一電流源，并分別接收每一第二互補(bǔ)數(shù)字訊號(hào)組，以切換導(dǎo)通狀態(tài)。上述電子開 關(guān)更連接至少一電阻，每一電流源的電流是分別根據(jù)每一電子開關(guān)的導(dǎo)通狀態(tài)流至電阻， 以產(chǎn)生一模擬訊號(hào)。其中所述數(shù)字模擬轉(zhuǎn)換單元為電阻式數(shù)字模擬轉(zhuǎn)換單元、電流式數(shù)字模擬轉(zhuǎn)換單 元或電容式數(shù)字模擬轉(zhuǎn)換單元；其中每一所述同步電路更連接一低振幅開關(guān)驅(qū)動(dòng)器組，其是連接一高電壓，并同 步接收所述第二互補(bǔ)數(shù)字訊號(hào)組，以調(diào)整其振幅小于全擺動(dòng)(full swing)振幅后，輸出至 所述數(shù)字模擬轉(zhuǎn)換單元；其中每一所述第二互補(bǔ)數(shù)字訊號(hào)組包含一數(shù)字同步訊號(hào)與一數(shù)字反向同步訊號(hào)， 且每一所述低振幅開關(guān)驅(qū)動(dòng)器組更包含一第一 P通道場(chǎng)效晶體管，連接所述高電壓；一第 一反向器，連接所述第一 P通道場(chǎng)效晶體管，且所述第一 P通道場(chǎng)效晶體管的臨界電壓是小 于所述第一反向器的晶體管的臨界電壓，所述第一反向器接收所述數(shù)字反向同步訊號(hào)，以 調(diào)整其振幅小于全擺動(dòng)振幅，并反向后，輸出至所述數(shù)字模擬轉(zhuǎn)換單元；一第二 P通道場(chǎng)效 晶體管，連接所述高電壓；以及一第二反向器，連接所述第二 P通道場(chǎng)效晶體管，且所述第 二P通道場(chǎng)效晶體管的臨界電壓是小于所述第二反向器的晶體管的臨界電壓，所述第二反 向器接收所述數(shù)字同步訊號(hào)，以調(diào)整其振幅小于全擺動(dòng)振幅，并反向后，輸出至所述數(shù)字模 擬轉(zhuǎn)換單元；其中每一所述同步電路為閂鎖(latch)電路；其中所述可變延遲緩沖電路更包含多個(gè)可變電阻，每一所述可變電阻的電阻值 分別對(duì)應(yīng)由低至高的所述位元順序，依序遞減；多個(gè)緩沖器，每一所述緩沖器是分別連接每 一所述可變電阻，以通過對(duì)應(yīng)的所述可變電阻分別接收每一所述位元，所述緩沖器依據(jù)所 述位元從高至低的順序，分別對(duì)應(yīng)依序延緩輸出一數(shù)字緩沖訊號(hào)；以及多個(gè)反向器，每一所 述反向器是分別連接每一所述可變電阻，以通過對(duì)應(yīng)的所述可變電阻分別接收每一所述位 元，所述緩沖器依據(jù)所述位元從高至低的順序，分別對(duì)應(yīng)依序延緩輸出一數(shù)字反向訊號(hào)，且 對(duì)應(yīng)同一所述位元的所述數(shù)字反向訊號(hào)與所述數(shù)字緩沖訊號(hào)是形成所述第一互補(bǔ)數(shù)字訊 號(hào)組；其中所述每一所述可變電阻的電阻值分別對(duì)應(yīng)由低至高的所述位元順序，以二進(jìn) 位加權(quán)式遞減。茲為使貴審查委員對(duì)本發(fā)明的結(jié)構(gòu)特征及所達(dá)成的功效更有進(jìn)一步的了解與認(rèn) 識(shí)，謹(jǐn)佐以較佳的實(shí)施例圖及配合詳細(xì)的說明，說明如后


圖1為先前技術(shù)于主碼轉(zhuǎn)換時(shí)的模擬輸出電壓波形圖；圖2為本發(fā)明的裝置電路方塊圖3為本發(fā)明的可變延遲緩沖電路示意圖；圖4為本發(fā)明的同步電路與低振幅開關(guān)驅(qū)動(dòng)器組的電路示意圖；圖5為本發(fā)明的電流式數(shù)字模擬轉(zhuǎn)換單元的電路示意圖；圖6為本發(fā)明于主碼轉(zhuǎn)換時(shí)的模擬輸出電壓波形圖。附圖標(biāo)記說明10-可變延遲緩沖電路；12-同步電路；14-低振幅開關(guān)驅(qū)動(dòng)器組； 16-數(shù)字模擬轉(zhuǎn)換單元；18-可變電阻；20-緩沖器；22-反向器；24-第一 P通道場(chǎng)效晶體 管；26-第一反向器；28-第二 P通道場(chǎng)效晶體管；30-第二反向器；32-電流源；34-電子開 關(guān)；36-電阻。
具體實(shí)施例方式以下請(qǐng)參閱圖2，本發(fā)明包含一可變延遲緩沖電路10與和其連接的多個(gè)同步電路 12，可變延遲緩沖電路10接收一具多個(gè)字元的數(shù)字訊號(hào)，并依據(jù)位元從高至低的順序，分 別對(duì)應(yīng)依序延緩輸出一第一互補(bǔ)數(shù)字訊號(hào)組，其中每一位元以Bi表示，每一第一互補(bǔ)數(shù)字 訊號(hào)組以Ci、D表示，i為自然數(shù)。上述同步電路12連接一高電壓VDD，并分別接收每一 第一互補(bǔ)數(shù)字訊號(hào)組與一脈沖訊號(hào)，并以脈沖訊號(hào)作為第一互補(bǔ)數(shù)字訊號(hào)組的時(shí)間基準(zhǔn)， 進(jìn)而分別對(duì)應(yīng)每一第一互補(bǔ)數(shù)字訊號(hào)組，輸出每一第二互補(bǔ)數(shù)字訊號(hào)組，其中每一第二互 補(bǔ)數(shù)字訊號(hào)組以Di、51表示，i為自然數(shù)。每一同步電路12連接一低振幅開關(guān)驅(qū)動(dòng)器組 14，此低振幅開關(guān)驅(qū)動(dòng)器組14連接高電壓VDD，并同步接收第二互補(bǔ)數(shù)字訊號(hào)組，以調(diào)整其 振幅小于全擺動(dòng)(full swing)振幅后，輸出至一與低振幅開關(guān)驅(qū)動(dòng)器組14連接的數(shù)字模 擬轉(zhuǎn)換單元16中，進(jìn)而轉(zhuǎn)換成一模擬訊號(hào)。其中第二互補(bǔ)數(shù)字訊號(hào)組經(jīng)過低振幅開關(guān)驅(qū)動(dòng) 器組14處理后的訊號(hào)，是以Si、g"l表示，i為自然數(shù)。請(qǐng)同時(shí)參閱圖3，本發(fā)明的可變延遲緩沖電路10更包含多個(gè)可變電阻18，每一可 變電阻18的電阻值分別對(duì)應(yīng)由低至高的所述位元順序，依序遞減，在此是以二進(jìn)位加權(quán)式 遞減為例，即每一可變電阻18的電阻值Ri = R/2S i為自然數(shù)。每一可變電阻18連接一 緩沖器20與一反向器22，上述緩沖器20通過對(duì)應(yīng)的可變電阻18分別接收每一位元，以依 據(jù)位元從高至低的順序，分別對(duì)應(yīng)依序延緩輸出一數(shù)字緩沖訊號(hào)；而反向器22亦通過對(duì)應(yīng) 的可變電阻18分別接收每一位元，以依據(jù)位元從高至低的順序，分別對(duì)應(yīng)依序延緩輸出一 數(shù)字反向訊號(hào)，使對(duì)應(yīng)同一位元的數(shù)字反向訊號(hào)與數(shù)字緩沖訊號(hào)是形成第一互補(bǔ)數(shù)字訊號(hào) 組。其中數(shù)字緩沖訊號(hào)與數(shù)字反向訊號(hào)分別以Ci、D表示，i為自然數(shù)。對(duì)較高位元的輸 出而言，由于其所需要推動(dòng)數(shù)字模擬轉(zhuǎn)換單元16的電流開關(guān)較多，因此本發(fā)明通過調(diào)整電 阻值來彌補(bǔ)高低位元的差異，對(duì)高位元而言，其緩沖器20與反向器22的面積大小不用很 大，可以設(shè)計(jì)成跟低位元一樣大或大一點(diǎn)即可。本發(fā)明利用可變電阻18來調(diào)整輸入延遲， 使輸出端不但不需要額外安裝取樣保持電路或?yàn)V波器，亦不需要熱碼式數(shù)字模擬轉(zhuǎn)換器所 用的解碼器，以達(dá)到小面積、低功耗、速度快及電路簡(jiǎn)單的優(yōu)點(diǎn)。請(qǐng)繼續(xù)參閱圖2及圖4，本發(fā)明的同步電路12是以閂鎖(latch)電路為例。另夕卜， 上述每一第二互補(bǔ)數(shù)字訊號(hào)組包含一數(shù)字同步訊號(hào)與一數(shù)字反向同步訊號(hào)，數(shù)字同步訊號(hào) 與數(shù)字反向同步訊號(hào)分別以Di、Gl表示，i為自然數(shù)。每一低振幅開關(guān)驅(qū)動(dòng)器組14更包含 一第一 P通道場(chǎng)效晶體管對(duì)，其是連接高電壓VDD與一第一反向器沈，且第一 P通道場(chǎng)效 晶體管M的臨界電壓是小于第一反向器沈的晶體管的臨界電壓，第一反向器沈接收數(shù)字反向同步訊號(hào)D i，以調(diào)整其振幅小于全擺動(dòng)振幅，并反向后，輸出至數(shù)字模擬轉(zhuǎn)換單元16。 另有一第二 P通道場(chǎng)效晶體管觀，其是連接高電壓VDD與一第二反向器30，且第二 P通道 場(chǎng)效晶體管觀的臨界電壓是小于第二反向器30的晶體管的臨界電壓，第二反向器30接收 數(shù)字同步訊號(hào)Di，以調(diào)整其振幅小于全擺動(dòng)振幅，并反向后，輸出至數(shù)字模擬轉(zhuǎn)換單元16。 當(dāng)數(shù)字同步訊號(hào)Di與數(shù)字反向同步訊號(hào)經(jīng)過降低振幅的調(diào)整后，除了可提高整體操作 速度外，在主碼轉(zhuǎn)換時(shí)，也對(duì)降低突波有幫助。請(qǐng)參閱圖2及圖5，數(shù)字模擬轉(zhuǎn)換單元16可為電阻式數(shù)字模擬轉(zhuǎn)換單元、電流式數(shù) 字模擬轉(zhuǎn)換單元或電容式數(shù)字模擬轉(zhuǎn)換單元，在此是以電流式數(shù)字模擬轉(zhuǎn)換單元為例。電 流式數(shù)字模擬轉(zhuǎn)換單元更包含多個(gè)電流源32、多個(gè)電子開關(guān)34與至少一電阻36。由于每 一電子開關(guān)；34可以設(shè)計(jì)成單端(single end)輸出或差動(dòng)(differential end)輸出，若為 單端輸出，則電阻36數(shù)量為一；若為差動(dòng)輸出，則電阻36數(shù)量為二。在本實(shí)施例中，電阻36 數(shù)量是以一為例。每一電流源32的電流量分別對(duì)應(yīng)由低至高的位元順序，以二進(jìn)位加權(quán)式 遞增，即每一電流源32的電流量Ii = 2^1,1為自然數(shù)。且每一電子開關(guān)分別連接每一低 振幅開關(guān)驅(qū)動(dòng)器組14與每一電流源32，并分別接收每一經(jīng)過低振幅開關(guān)驅(qū)動(dòng)器組14處理 的第二互補(bǔ)數(shù)字訊號(hào)組Si、§1 ,以切換導(dǎo)通狀態(tài)。電阻36連接電子開關(guān)34，且每一電流源 32的電流是分別根據(jù)每一電子開關(guān)34的導(dǎo)通狀態(tài)流至電阻36，以產(chǎn)生模擬訊號(hào)。由于電 流源32的電流量是以二進(jìn)位加權(quán)式遞增，使得本發(fā)明不但可以單獨(dú)作為二進(jìn)位加權(quán)式數(shù) 字模擬轉(zhuǎn)換器，也可用于分段式的數(shù)字模擬轉(zhuǎn)換器的低位元部分或其他無線通訊的數(shù)字模 擬轉(zhuǎn)換器。請(qǐng)參閱圖3，當(dāng)每一緩沖器20及每一反向器22通過可變電阻18接收對(duì)應(yīng)的位元 后，因應(yīng)電阻值的大小，以依據(jù)位元從高至低的順序，分別對(duì)應(yīng)依序延緩輸出數(shù)字緩沖訊號(hào) Ci及數(shù)字反向訊號(hào)「1 ,換言之，即愈低位元愈慢輸出訊號(hào)，愈高位元因?yàn)橥苿?dòng)電流開關(guān)較 多，則愈快輸出訊號(hào)。接著，請(qǐng)參閱圖4與圖5，每一同步電路12接收脈沖訊號(hào)、數(shù)字緩沖訊號(hào)Ci及數(shù)字 反向訊號(hào)「 ,并以脈沖訊號(hào)作為數(shù)字緩沖訊號(hào)Ci及數(shù)字反向訊號(hào)口的時(shí)間基準(zhǔn)，分別對(duì) 應(yīng)輸出數(shù)字反向同步訊號(hào) 「 與數(shù)字同步訊號(hào)Di。再來，連接同一同步電路12的第一、第 二反向器26、30，分別接收數(shù)字反向同步訊號(hào)&與數(shù)字同步訊號(hào)Di，以調(diào)整其振幅小于全 擺動(dòng)振幅，并反向后，輸出至同一電子開關(guān)34，以控制其導(dǎo)通狀態(tài)。最后，每一電流源32的 電流是分別根據(jù)每一電子開關(guān)34的導(dǎo)通狀態(tài)流至電阻36，以產(chǎn)生模擬訊號(hào)。由于數(shù)字緩沖訊號(hào)Ci及數(shù)字反向訊號(hào)fl有經(jīng)過延遲處理，因此可進(jìn)而控制電子 開關(guān)的時(shí)序(timing)，使其一致，并改變控制電子開關(guān)的訊號(hào)的上升或下降時(shí)間，以明顯降 低暫態(tài)突波、提升無寄生動(dòng)態(tài)范圍(SFDR)。請(qǐng)繼續(xù)參閱圖6，此為本發(fā)明在主碼轉(zhuǎn)換時(shí)輸出的波形圖，通過可變延遲緩沖電路 的補(bǔ)償后，可以明顯看出暫態(tài)突波的大小相圖1而變小，且波形也改變?yōu)檎胫芘c負(fù)半周 波形相互對(duì)稱。而改變波形的好處是，當(dāng)計(jì)算突波能量時(shí)，正負(fù)是互相抵消的，因此改善了 線性度。綜上所述，本發(fā)明利用可變延遲緩沖電路調(diào)整輸入延遲，以達(dá)到小面積、低電路復(fù) 雜度、高速、低功耗及降低暫態(tài)突波的優(yōu)點(diǎn)。
以上所述者，僅為本發(fā)明一較佳實(shí)施例而已，并非用來限定本發(fā)明實(shí)施的范圍，故 舉凡依本發(fā)明申請(qǐng)專利范圍所述的形狀、構(gòu)造、特征及精神所為的均等變化與修飾，均應(yīng)包 括于本發(fā)明的申請(qǐng)專利范圍內(nèi)。
權(quán)利要求
1.一種數(shù)字模擬轉(zhuǎn)換裝置，其特征在于，包含一可變延遲緩沖電路，其是接收一具多個(gè)字元的數(shù)字訊號(hào)，并依據(jù)這些位元從高至低 的順序，分別對(duì)應(yīng)依序延緩輸出一第一互補(bǔ)數(shù)字訊號(hào)組；多個(gè)同步電路，其是分別接收每一所述第一互補(bǔ)數(shù)字訊號(hào)組與一脈沖訊號(hào)，并以所述 脈沖訊號(hào)作為所述第一互補(bǔ)數(shù)字訊號(hào)組的時(shí)間基準(zhǔn)，進(jìn)而分別對(duì)應(yīng)每一所述第一互補(bǔ)數(shù)字 訊號(hào)組，輸出每一第二互補(bǔ)數(shù)字訊號(hào)組；以及一數(shù)字模擬轉(zhuǎn)換單元，其是接收所述多個(gè)第二互補(bǔ)數(shù)字訊號(hào)組，并將其轉(zhuǎn)換為一模擬 訊號(hào)輸出。
2.根據(jù)權(quán)利要求1所述的數(shù)字模擬轉(zhuǎn)換裝置，其特征在于，所述數(shù)字模擬轉(zhuǎn)換單元為 電阻式數(shù)字模擬轉(zhuǎn)換單元、電流式數(shù)字模擬轉(zhuǎn)換單元或電容式數(shù)字模擬轉(zhuǎn)換單元。
3.根據(jù)權(quán)利要求1所述的數(shù)字模擬轉(zhuǎn)換裝置，其特征在于，所述數(shù)字模擬轉(zhuǎn)換單元更 包含多個(gè)電流源，每一所述電流源的電流量分別對(duì)應(yīng)由低至高的所述位元順序，以二進(jìn)位 加權(quán)式遞增；多個(gè)電子開關(guān)，每一所述電子開關(guān)分別連接每一所述同步電路與每一所述電流源，并 分別接收每一所述第二互補(bǔ)數(shù)字訊號(hào)組，以切換導(dǎo)通狀態(tài)；以及至少一電阻，其是連接所述多個(gè)電子開關(guān)，每一所述電流源的電流是分別根據(jù)每一所 述電子開關(guān)的導(dǎo)通狀態(tài)流至所述電阻，以產(chǎn)生所述模擬訊號(hào)。
4.根據(jù)權(quán)利要求1所述的數(shù)字模擬轉(zhuǎn)換裝置，其特征在于，每一所述同步電路更連接 一低振幅開關(guān)驅(qū)動(dòng)器組，其是連接一高電壓，并同步接收所述第二互補(bǔ)數(shù)字訊號(hào)組，以調(diào)整 其振幅小于全擺動(dòng)振幅后，輸出至所述數(shù)字模擬轉(zhuǎn)換單元。
5.根據(jù)權(quán)利要求4所述的數(shù)字模擬轉(zhuǎn)換裝置，其特征在于，每一所述第二互補(bǔ)數(shù)字訊 號(hào)組包含一數(shù)字同步訊號(hào)與一數(shù)字反向同步訊號(hào)，且每一所述低振幅開關(guān)驅(qū)動(dòng)器組更包 含一第一 P通道場(chǎng)效晶體管，連接所述高電壓；一第一反向器，連接所述第一 P通道場(chǎng)效晶體管，且所述第一 P通道場(chǎng)效晶體管的臨界 電壓是小于所述第一反向器的晶體管的臨界電壓，所述第一反向器接收所述數(shù)字反向同步 訊號(hào)，以調(diào)整其振幅小于全擺動(dòng)振幅，并反向后，輸出至所述數(shù)字模擬轉(zhuǎn)換單元；一第二 P通道場(chǎng)效晶體管，連接所述高電壓；以及一第二反向器，連接所述第二 P通道場(chǎng)效晶體管，且所述第二 P通道場(chǎng)效晶體管的臨 界電壓是小于所述第二反向器的晶體管的臨界電壓，所述第二反向器接收所述數(shù)字同步訊 號(hào)，以調(diào)整其振幅小于全擺動(dòng)振幅，并反向后，輸出至所述數(shù)字模擬轉(zhuǎn)換單元。
6.根據(jù)權(quán)利要求1所述的數(shù)字模擬轉(zhuǎn)換裝置，其特征在于，每一所述同步電路為閂鎖 電路。
7.根據(jù)權(quán)利要求1所述的數(shù)字模擬轉(zhuǎn)換裝置，其特征在于，所述可變延遲緩沖電路更 包含多個(gè)可變電阻，每一所述可變電阻的電阻值分別對(duì)應(yīng)由低至高的所述位元順序，依序 遞減；多個(gè)緩沖器，每一所述緩沖器是分別連接每一所述可變電阻，以通過對(duì)應(yīng)的所述可變電阻分別接收每一所述位元，所述多個(gè)緩沖器依據(jù)所述這些位元從高至低的順序，分別對(duì) 應(yīng)依序延緩輸出一數(shù)字緩沖訊號(hào)；以及多個(gè)反向器，每一所述反向器是分別連接每一所述可變電阻，以通過對(duì)應(yīng)的所述可變 電阻分別接收每一所述位元，所述多個(gè)緩沖器依據(jù)所述這些位元從高至低的順序，分別對(duì) 應(yīng)依序延緩輸出一數(shù)字反向訊號(hào)，且對(duì)應(yīng)同一所述位元的所述數(shù)字反向訊號(hào)與所述數(shù)字緩 沖訊號(hào)是形成所述第一互補(bǔ)數(shù)字訊號(hào)組。
8.根據(jù)權(quán)利要求7所述的數(shù)字模擬轉(zhuǎn)換裝置，其特征在于，每一所述可變電阻的電阻 值分別對(duì)應(yīng)由低至高的所述位元順序，以二進(jìn)位加權(quán)式遞減。
全文摘要
本發(fā)明是公開一種數(shù)字模擬轉(zhuǎn)換裝置，包含一可變延遲緩沖電路與多個(gè)同步電路，緩沖電路接收一具多個(gè)字元的數(shù)字訊號(hào)，并依據(jù)上述位元從高至低的順序，分別對(duì)應(yīng)依序延緩輸出一第一互補(bǔ)數(shù)字訊號(hào)組。每一同步電路分別接收每一第一互補(bǔ)數(shù)字訊號(hào)組與一脈沖訊號(hào)，并以脈沖訊號(hào)作為第一互補(bǔ)數(shù)字訊號(hào)組的時(shí)間基準(zhǔn)，進(jìn)而分別對(duì)應(yīng)每一第一互補(bǔ)數(shù)字訊號(hào)組，輸出每一第二互補(bǔ)數(shù)字訊號(hào)組至一數(shù)字模擬轉(zhuǎn)換單元，以將第二互補(bǔ)數(shù)字訊號(hào)組轉(zhuǎn)換為一模擬訊號(hào)輸出。本發(fā)明利用不同輸入位元所對(duì)應(yīng)的延遲時(shí)間，以控制電流開關(guān)的時(shí)序，進(jìn)而降低暫態(tài)突波。
文檔編號(hào)H03M1/66GK102088293SQ20111000521
公開日2011年6月8日 申請(qǐng)日期2011年1月12日 優(yōu)先權(quán)日2010年12月24日
發(fā)明者周芳鼎, 洪崇智 申請(qǐng)人:財(cái)團(tuán)法人交大思源基金會(huì)