專利名稱：用于電容性負(fù)載的驅(qū)動器的輸出級電路及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明 涉及一種驅(qū)動器，具體地說，是一種于電容性負(fù)載的驅(qū)動器的輸出級電路。
背景技術(shù)：
功率MOS和IGBT需要驅(qū)動器予以驅(qū)動。例如，在圖1所繪示的ST公司型號L6561 的功率因子校正器芯片10的電路中，圖騰柱輸出級能夠供應(yīng)和吸收大電流以驅(qū)動一個功 率MOS 12。由于功率MOS 12的閘極具有一個大的寄生電容122，所以所述圖騰柱輸出級使 用一個雙極性晶體管102，在其被打開后提供大電流給功率MOS 12的閘極，進(jìn)而快速地上 拉所述閘極上的電壓。為了讓雙極性晶體管102可以瞬間供應(yīng)大電流，需要一個高驅(qū)動能 力的電壓調(diào)節(jié)器104提供電源Vcc給雙極性晶體管102的驅(qū)動器106。雖然雙極性晶體管 102可以直接從電源供應(yīng)器Vp汲取大電流，但是在其被打開的瞬間，因?yàn)槠潋?qū)動器106使用 功率因子校正器10中的內(nèi)部供應(yīng)電壓Vcc，因此瞬間大電流會拉低所述電壓Vcc。此供應(yīng) 電壓Vcc是藉電壓調(diào)節(jié)器106從電源供應(yīng)器Vp所提供的系統(tǒng)電壓轉(zhuǎn)換產(chǎn)生的，用來提供功 率因子校正器10中的邏輯電路的電源，其電壓可能比系統(tǒng)電壓Vp低了許多。在許多電源 應(yīng)用上，系統(tǒng)電壓Vp是高電壓(例如12V或更高)，內(nèi)部供應(yīng)電壓Vcc是低電壓(例如5V 或更低)。在雙極性晶體管102被打開的瞬間，大電流的供應(yīng)導(dǎo)致內(nèi)部供應(yīng)電壓Vcc立即 降低，造成使用內(nèi)部供應(yīng)電壓Vcc的電路運(yùn)作不穩(wěn)定。另一方面，為了降低成本以及整合電 路，現(xiàn)在的控制電路傾向以CMOS制程來實(shí)現(xiàn)。然而，在圖1的功率因子校正器10中，為了 提供大的電流供應(yīng)能力，卻使用了雙極性晶體管102，造成此芯片10必須以BiCMOS制程來 實(shí)現(xiàn)。BiCMOS技術(shù)較困難，產(chǎn)品優(yōu)良率較低，成本也較高，這些都是不利于芯片設(shè)計(jì)商的缺 點(diǎn)ο因此已知的驅(qū)動器的輸出級電路存在著上述種種不便和問題。

發(fā)明內(nèi)容
本發(fā)明的目的，在于提出一種具有大的電流供應(yīng)能力，卻不會造成內(nèi)部供應(yīng)電壓 瞬間下降的驅(qū)動器。本發(fā)明的另一目的，在于提出一種適用于全CMOS實(shí)現(xiàn)的驅(qū)動器的輸出級電路。為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)解決方案是—種用于電容性負(fù)載的驅(qū)動器的輸出級電路，所述驅(qū)動器具有一輸出端，用以連 接所述電容性負(fù)載，其特征在于，所述輸出級電路包括一對高位側(cè)和低位側(cè)晶體管經(jīng)所述驅(qū)動器輸出端串聯(lián)在一起，所述高位側(cè)晶體管 是一 PM0S，在被打開后上拉所述驅(qū)動器輸出端的電壓，所述低位側(cè)晶體管在被打開后下拉 所述驅(qū)動器輸出端的電壓；一控制信號產(chǎn)生器，提供一第一控制信號和一第二控制信號，所述第二控制信號 用來打開和關(guān)閉所述低位側(cè)晶體管；一 PMOS控制電路，受所述第一控制信號觸發(fā)而產(chǎn)生一第三控制信號打開所述高位側(cè)晶體管；一電壓比較器，在所述驅(qū)動器輸出端的電壓上升到一臨限電壓時使所述PMOS控制電路關(guān)閉所述高位側(cè)晶體管。本發(fā)明的用于電容性負(fù)載的驅(qū)動器的輸出級電路還可以采用以下的技術(shù)措施來
進(jìn)一步實(shí)現(xiàn)。前述的輸出級電路，其中所述高位側(cè)晶體管在被打開后直接從一電源供應(yīng)器汲取 一電流流向所述驅(qū)動器輸出端。前述的輸出級電路，其中所述低位側(cè)晶體管是一 NM0S。前述的輸出級電路，其中所述第一和第二控制信號是二非重迭的切換信號。前述的輸出級電路，其中所述PMOS控制電路直接連接一電源供應(yīng)器以汲取電源。前述的輸出級電路，其中所述PMOS控制電路包括一電流源連接所述高位側(cè)晶體 管的閘極。前述的輸出級電路，其中所述PMOS控制電路包括一 PMOS開關(guān)連接所述高位側(cè)晶 體管的閘極。前述的輸出級電路，其中更包括一漏電用電阻連接所述驅(qū)動器輸出端，以緩慢釋 放所述驅(qū)動器輸出端上的電荷。前述的輸出級電路，其中所述PMOS控制電路包括一準(zhǔn)位平移電路，用以平移所述 第三控制信號的準(zhǔn)位。前述的輸出級電路，其中所述電壓比較器包括一差動放大電路。一種用于電容性負(fù)載的驅(qū)動器的輸出級電路的控制方法，所述驅(qū)動器具有一輸出 端，用以連接所述電容性負(fù)載，所述輸出級電路包括一對高位側(cè)及低位側(cè)晶體管經(jīng)所述驅(qū) 動器輸出端串聯(lián)在一起，所述高位側(cè)晶體管系一 PM0S，其特征在于所述控制方法包括下列 步驟第一步驟提供一第一控制信號和一第二控制信號；第二步驟根據(jù)所述第二控制信號打開或關(guān)閉所述低位側(cè)晶體管；第三步驟在所述低位側(cè)晶體管導(dǎo)通時下拉所述驅(qū)動器輸出端的電壓；第四步驟因應(yīng)所述第一控制信號觸發(fā)而產(chǎn)生一第三控制信號打開所述PMOS ；第五步驟在所述PMOS導(dǎo)通時上拉所述驅(qū)動器輸出端的電壓；第六步驟在所述驅(qū)動器輸出端的電壓上升到一臨限電壓時關(guān)閉所述PM0S。本發(fā)明的用于電容性負(fù)載的驅(qū)動器的輸出級電路的控制方法還可以采用以下的 技術(shù)措施來進(jìn)一步實(shí)現(xiàn)。前述的控制方法，其中更包括產(chǎn)生二非重迭的切換信號作為所述第一和第二控制信號。前述的控制方法，其中更包括緩慢釋放所述驅(qū)動器輸出端上的電荷。前述的控制方法，其中更包括在所述PMOS不導(dǎo)通的期間對其閘極充電。前述的控制方法，其中更包括在所述PMOS不導(dǎo)通的期間將其閘極連接一電源電壓。前述的控制方法，其中更包括平移所述第三控制信號的準(zhǔn)位。采用上述技術(shù)方案后，本發(fā)明的用于電容性負(fù)載的驅(qū)動器的輸出級電路及其控制方法具有以下優(yōu)點(diǎn)1.本發(fā)明的輸出級電路的驅(qū)動器可以應(yīng)用在推動各種電容性的負(fù)載上，特別適合 應(yīng)用在切換式電路的驅(qū)動。2.具有成本低、不 影響內(nèi)部供應(yīng)電壓、省電和自動保護(hù)的功能。


圖1為已知的驅(qū)動器示意圖；圖2為使用PMOS的圖騰柱輸出級驅(qū)動功率MOS的示意圖；圖3為根據(jù)本發(fā)明的一個驅(qū)動器的輸出級示意圖；圖4為控制圖3的輸出級的方法示意圖；圖5為圖3的輸出級的一實(shí)施例示意圖；圖6是圖3的輸出級的第二實(shí)施例示意圖；圖7是圖3的輸出級的第三實(shí)施例示意圖；圖8是圖3的輸出級的第四實(shí)施例示意圖；圖9是圖3的輸出級的第五實(shí)施例示意圖。
具體實(shí)施例方式以下結(jié)合實(shí)施例及其附圖對本發(fā)明作更進(jìn)一步說明。圖2是使用PMOS 14的圖騰柱輸出級驅(qū)動功率MOS 12的示意圖。由于PMOS的特 性是在閘極-源極電壓低于一臨界電壓時截止，而在閘極-源極電壓大于所述臨界電壓時 導(dǎo)通，因此驅(qū)動PMOS 14的PMOS 142可以直接連接系統(tǒng)電壓Vp，不需要使用內(nèi)部供應(yīng)電壓。 如此一來，不但能快速地切換PMOS 14，而且不論是在打開或關(guān)閉PMOS 14的瞬間，都不會 影響到內(nèi)部供應(yīng)電壓。圖3是根據(jù)本發(fā)明的一個驅(qū)動器的輸出級示意圖。在此實(shí)施例中，高位側(cè)晶體管 14使用PM0S，低位側(cè)晶體管16使用NM0S，控制信號產(chǎn)生器20根據(jù)輸入信號I產(chǎn)生控制信 號Il和12，分別用來控制PM0S14和匪OS 16?？刂菩盘?2直接用來切換匪OS 16。PMOS 控制電路30使用系統(tǒng)電壓Vp推動，其受控制信號Il觸發(fā)而以信號A打開PM0S14。由于推 動PMOS 14的PMOS控制電路30是直接連接電源供應(yīng)器Vp，而電源供應(yīng)器Vp的內(nèi)阻低，所 以在PMOS 14突然汲取大電流時也不會影響提供給其它控制電路使用的內(nèi)部供應(yīng)電壓。在 PMOS 14被打開后，其直接從電源供應(yīng)器Vp汲取大電流對功率MOS 12的閘極充電。電壓比 較器40監(jiān)視驅(qū)動器輸出端的電壓Vo，在電壓Vo上升到臨限電壓Vset時，電壓比較器40藉 信號Bl及B2訊令PMOS控制電路30關(guān)閉PMOS 14。臨限電壓Vset是一個預(yù)先設(shè)定高于打 開功率MOS 12所需的電壓，可以調(diào)整來決定PMOS 14被關(guān)閉的工作點(diǎn)。在NMOS 16被打開 后，從功率MOS 12的閘極釋放電荷到地端GND。優(yōu)選在驅(qū)動器輸出端Vo連接一個漏電用的電阻Ro，讓電壓Vo在PMOS 14和NMOS 16都不導(dǎo)通的期間緩慢下降。在其它實(shí)施例中，也可以單獨(dú)讓NMOS 16本身的漏電流緩慢 釋放功率MOS 12閘極上的電荷。圖4是一個控制圖3的輸出級的方法。輸入信號I是一個切換式信號，控制信號 產(chǎn)生器20從其產(chǎn)生彼此不重迭的控制信號Il和12?？刂菩盘朓l的上升緣觸發(fā)PMOS控制電路30的輸出信號A，進(jìn)而打開PMOS 14，上拉輸出端電壓Vo。一旦電壓Vo上升達(dá)臨限 電壓Vset，觸發(fā)電壓比較器40的輸出信號Bl和B2，進(jìn)而使PMOS控制電路30關(guān)閉PMOS 14。 在PMOS 14被關(guān)閉以后，NMOS 16尚未被打開以前，這段期間的電壓Vo因?yàn)槁╇姸徛?降。直到控制信號12的上升緣被觸發(fā)，NMOS 16被打開，電壓Vo快速下降到零。待下一周 期控制信號Il的上升緣再度被觸發(fā)，重復(fù)上述的過程。如信號A所顯示的，在一個切換周 期中，PMOS 14只有在剛被打開后的一段很短的期間導(dǎo)通，這段期間供應(yīng)大電流對功率MOS 12的閘極充電，快速地上拉其閘極電壓而打開功率MOS 12。PMOS 14在大部份時間都是關(guān) 閉的，因此比較省電，也避免短路發(fā)生的機(jī)會。在PMOS 14被關(guān)閉以后，NMOS 16尚未被打 開以前，功率MOS 12依靠閘極上的電壓Vo保持其導(dǎo)通。圖5是圖3的輸出級的一個實(shí)施例示意圖，其中，晶體管P1-P3是PM0S，晶體管 m-N6和晶體管16是NM0S。以圖4所示的信號說明其工作方式，輸入信號I是一個切換 式信號，控制信號產(chǎn)生器20從其產(chǎn)生控制信號Il和12，其內(nèi)的兩串邏輯閘使控制信號Il 和12不重迭。在控制信號Il低準(zhǔn)位的期間，晶體管m不導(dǎo)通，因此信號A維持在高準(zhǔn)位， PMOS 14是關(guān)閉的。在控制信號12高準(zhǔn)位的期間，NM0S16—直維持導(dǎo)通的狀態(tài)，因此電壓 Vo是低準(zhǔn)位，功率MOS 12是關(guān)閉的。晶體管N4、P3、N5及N6皆不導(dǎo)通，電流源 306及406 分別對節(jié)點(diǎn)402及404充電，因此信號Bl及B2皆在高準(zhǔn)位，晶體管Pl不導(dǎo)通，晶體管N2 導(dǎo)通。當(dāng)輸入信號I由低準(zhǔn)位切換到高準(zhǔn)位時，控制信號12先切換到低準(zhǔn)位把NMOS 16關(guān) 閉，然后控制信號Il再從低準(zhǔn)位切換到高準(zhǔn)位，因此確保PMOS 14和NMOS 16不會同時導(dǎo) 通。在控制信號Il切換到高準(zhǔn)位以后，晶體管m被打開，因?yàn)榫w管N2是導(dǎo)通的，所以形 成一條放電路徑將節(jié)點(diǎn)302的電荷釋放到地端，造成信號A切換到低準(zhǔn)位，于是打開PMOS 14，系統(tǒng)電源Vp經(jīng)PMOS 14對功率MOS 12的閘極充電，導(dǎo)致電壓Vo上升。一旦電壓Vo上 升到臨限電壓Vset，晶體管N4、P3、N5、N6導(dǎo)通，節(jié)點(diǎn)402和404上的電壓被拉低，于是信號 Bl和B2切換到低準(zhǔn)位，進(jìn)而關(guān)閉晶體管N2，先前的放電路徑被切斷，同時晶體管Pl也被打 開，節(jié)點(diǎn)302再度被充電，信號A因而切換回到高準(zhǔn)位而關(guān)閉PMOS 14。由于NMOS 16尚未 被打開，因此靠著功率MOS 12的寄生電容122維持電壓Vo，但是因?yàn)殡娮鑂o的漏電而緩慢 下降。當(dāng)輸入信號I再由高準(zhǔn)位切換回到低準(zhǔn)位，控制信號Il先切換到低準(zhǔn)位，關(guān)閉晶體 管W，確保節(jié)點(diǎn)A處沒有放電路徑，PMOS 14不會被打開，然后控制信號12由低準(zhǔn)位切換到 高準(zhǔn)位，打開NMOS 16，電壓Vo迅速放電到接地電位，同時也使得晶體管N4、P3、N5和N6關(guān) 閉，節(jié)點(diǎn)402和404上的電壓被充電到與系統(tǒng)電壓Vp相同，信號B1、B2回到高準(zhǔn)位，又關(guān)閉 晶體管P1，打開晶體管N2，等待下一次輸入信號I的轉(zhuǎn)態(tài)。在電壓Vo高于臨限電壓Vset時，PMOS 14是不導(dǎo)通的，因此具有自動煞車的保護(hù)功 能，即使控制電路發(fā)生狀況，也不會持續(xù)對功率M0S12充電而造成組件燒毀。而PMOS 14和 NMOS 16不會同時導(dǎo)通，因此不會發(fā)生電流從電源供應(yīng)器Vp經(jīng)輸出級直接流到地端GND，不 但節(jié)省電源，也避免短路的可能性。圖6是圖3的輸出級的第二個實(shí)施例示意圖，其中，在圖5的電流源304、306及 406位置上的組件分別改用PMOS開關(guān)314、316、412。圖7是圖3的輸出級的第三個實(shí)施例示意圖。如果系統(tǒng)電壓Vp高于控制電路(邏 輯閘)的操作電壓\c，則使用準(zhǔn)位平移電路50來平移信號A的高準(zhǔn)位，使其足以關(guān)閉PMOS 14。
圖8是圖3的輸出級的第四個實(shí)施例示意圖，以電流源Is及NMOS晶體管N7、N8組 成之差動放大電路60做為電壓比較器。當(dāng)輸入信號I低時，控制信號產(chǎn)生器產(chǎn)生控制信號 Il低、12高，晶體管N70FF且晶體管16導(dǎo)通，輸出電壓Vo低，使得晶體管N8也OFF，準(zhǔn)位 平移電路50及電流源Is使得信號Bl和A等于系統(tǒng)電源VP，晶體管14 OFF。當(dāng)輸入信號I 由低轉(zhuǎn)高時，控制信號Il高(Vcc) 12低(OV)，晶體管N7導(dǎo)通，節(jié)點(diǎn)A的電壓被快速地下拉， 晶體管14導(dǎo)通，使得輸出電壓Vo上升，晶體管N8導(dǎo)通。隨著輸出電壓Vo的上升，流經(jīng)晶 體管N8的電流越來越大，當(dāng)流經(jīng)晶體管N8的電流大于電流源Is提供的電流后，節(jié)點(diǎn)Bl的 電壓會從系統(tǒng)電壓Vp開始往下降，因而逐漸導(dǎo)通了晶體管Pl。輸出電壓Vo上升到一定程 度后，由晶體管Pl流出的電流將大于原本流經(jīng)晶體管N7的電流，且把節(jié)點(diǎn)A的電壓重新提 升回系統(tǒng)電源Vp的準(zhǔn)位，此時晶體管14 OFF,且晶體管16仍然OFF，輸出電壓Vo停止上升， 維持在高準(zhǔn)位。當(dāng)輸入信號I由高轉(zhuǎn)回低準(zhǔn)位的時候，控制信號Il低，12上 升到高(Vcc)， 晶體管N7 OFF且晶體管16導(dǎo)通，輸出電壓Vo降為O伏特。圖9是圖3的輸出級的第五個實(shí)施例示意圖，將圖8中的電流源Is以晶體管P4、 P5、N9及R2實(shí)現(xiàn)，此外，由于當(dāng)輸出電壓Vo維持在定電壓時，晶體管N7、N8仍會消耗電流， 因此本實(shí)施例更設(shè)置一個脈沖產(chǎn)生器75及晶體管mo、mi。當(dāng)控制信號II由低轉(zhuǎn)高時，脈 沖產(chǎn)生器75發(fā)出一個固定時間寬的信號，將晶體管NlO及mi導(dǎo)通，使晶體管N7及N8運(yùn) 作如圖8之說明，經(jīng)一段時間后，再把晶體管NlO及Nll截止，以降低電流損耗。由于輸出級電路全部使用MOS組件，因此驅(qū)動器可以使用CMOS制程來實(shí)現(xiàn)。又因 為輸出級的高位側(cè)晶體管使用PM0S，所以不需要高驅(qū)動能力的電壓調(diào)節(jié)器提供電源，整體 電路也較穩(wěn)定。以上實(shí)施例僅供說明本發(fā)明之用，而非對本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的技術(shù)人 員，在不脫離本發(fā)明的精神和范圍的情況下，還可以作出各種變換或變化。因此，所有等同 的技術(shù)方案也應(yīng)該屬于本發(fā)明的范疇，應(yīng)由各權(quán)利要求限定。組件符號說明10 功率因子校正器102雙極性晶體管104 電壓調(diào)節(jié)器106 驅(qū)動器12 功率 MOS122 寄生電容14 PMOS142 PMOS16 NMOS20 控制信號產(chǎn)生器30 PMOS控制電路302 節(jié)點(diǎn)304 電流源306 電流源314 PMOS 開關(guān)
316PMOS 開關(guān)40電壓比較器402 節(jié)點(diǎn)404節(jié)點(diǎn)406電流源412PMOS 開關(guān)50準(zhǔn)位平移電路60差動放大電路70PMOS控制電路75脈沖產(chǎn)生器。
權(quán)利要求
一種用于電容性負(fù)載的驅(qū)動器的輸出級電路，所述驅(qū)動器具有一輸出端，用以連接所述電容性負(fù)載，其特征在于，所述輸出級電路包括一對高位側(cè)和低位側(cè)晶體管經(jīng)所述驅(qū)動器輸出端串聯(lián)在一起，所述高位側(cè)晶體管是一PMOS，在被打開后上拉所述驅(qū)動器輸出端的電壓，所述低位側(cè)晶體管在被打開后下拉所述驅(qū)動器輸出端的電壓；一控制信號產(chǎn)生器，提供一第一控制信號和一第二控制信號，所述第二控制信號用來打開和關(guān)閉所述低位側(cè)晶體管；一PMOS控制電路，受所述第一控制信號觸發(fā)而產(chǎn)生一第三控制信號打開所述高位側(cè)晶體管；一電壓比較器，在所述驅(qū)動器輸出端的電壓上升到一臨限電壓時使所述PMOS控制電路關(guān)閉所述高位側(cè)晶體管。
2.如權(quán)利要求1所述的輸出級電路，其特征在于，所述高位側(cè)晶體管在被打開后直接 從一電源供應(yīng)器汲取一電流流向所述驅(qū)動器輸出端。
3.如權(quán)利要求1所述的輸出級電路，其特征在于，所述低位側(cè)晶體管是一NM0S。
4.如權(quán)利要求1所述的輸出級電路，其特征在于，所述第一和第二控制信號是二非重 迭的切換信號。
5.如權(quán)利要求1所述的輸出級電路，其特征在于，所述PMOS控制電路直接連接一電源 供應(yīng)器以汲取電源。
6.如權(quán)利要求1所述的輸出級電路，其特征在于，所述PMOS控制電路包括一電流源連 接所述高位側(cè)晶體管的閘極。
7.如權(quán)利要求1所述的輸出級電路，其特征在于，所述PMOS控制電路包括一PMOS開關(guān) 連接所述高位側(cè)晶體管的閘極。
8.如權(quán)利要求1所述的輸出級電路，其特征在于，更包括一漏電用電阻連接所述驅(qū)動 器輸出端，以緩慢釋放所述驅(qū)動器輸出端上的電荷。
9.如權(quán)利要求1所述的輸出級電路，其特征在于，所述PMOS控制電路包括一準(zhǔn)位平移 電路，用以平移所述第三控制信號的準(zhǔn)位。
10.如權(quán)利要求1所述的輸出級電路，其特征在于，所述電壓比較器包括一差動放大電路。
11.一種用于電容性負(fù)載的驅(qū)動器的輸出級電路的控制方法，所述驅(qū)動器具有一輸出 端，用以連接所述電容性負(fù)載，所述輸出級電路包括一對高位側(cè)及低位側(cè)晶體管經(jīng)所述驅(qū) 動器輸出端串聯(lián)在一起，所述高位側(cè)晶體管系一 PM0S，其特征在于所述控制方法包括下列 步驟第一步驟提供一第一控制信號和一第二控制信號； 第二步驟根據(jù)所述第二控制信號打開或關(guān)閉所述低位側(cè)晶體管； 第三步驟在所述低位側(cè)晶體管導(dǎo)通時下拉所述驅(qū)動器輸出端的電壓； 第四步驟因應(yīng)所述第一控制信號觸發(fā)而產(chǎn)生一第三控制信號打開所述PMOS ； 第五步驟在所述PMOS導(dǎo)通時上拉所述驅(qū)動器輸出端的電壓； 第六步驟在所述驅(qū)動器輸出端的電壓上升到一臨限電壓時關(guān)閉所述PM0S。
12.如權(quán)利要求11所述的控制方法，其特征在于，更包括產(chǎn)生二非重迭的切換信號作為所述第一和第二控制信號。
13.如權(quán)利要求11所述的控制方法，其特征在于，更包括緩慢釋放所述驅(qū)動器輸出端 上的電荷。
14.如權(quán)利要求11所述的控制方法，其特征在于，更包括在所述PMOS不導(dǎo)通的期間對 其閘極充電。
15.如權(quán)利要求11所述的控制方法，其特征在于，更包括在所述PMOS不導(dǎo)通的期間將 其閘極連接一電源電壓。
16.如權(quán)利要求11所述的控制方法，其特征在于，更包括平移所述第三控制信號的準(zhǔn)位。
全文摘要
一種用于電容性負(fù)載的驅(qū)動器的輸出級電路，其特征在于，所述輸出級電路包括一對高位側(cè)和低位側(cè)晶體管經(jīng)所述驅(qū)動器輸出端串聯(lián)在一起，所述高位側(cè)晶體管是一PMOS，在被打開后上拉所述驅(qū)動器輸出端的電壓，所述低位側(cè)晶體管在被打開后下拉所述驅(qū)動器輸出端的電壓；一控制信號產(chǎn)生器，提供一第一控制信號和一第二控制信號，所述第二控制信號用來打開和關(guān)閉所述低位側(cè)晶體管；一PMOS控制電路，受所述第一控制信號觸發(fā)而產(chǎn)生一第三控制信號打開所述高位側(cè)晶體管；一電壓比較器，在所述驅(qū)動器輸出端的電壓上升到一臨限電壓時使所述PMOS控制電路關(guān)閉所述高位側(cè)晶體管。
文檔編號H03K19/0185GK101867364SQ20091013686
公開日2010年10月20日 申請日期2009年4月16日 優(yōu)先權(quán)日2009年4月16日
發(fā)明者周曙光 申請人:皓威科技有限公司