專利名稱：用以消除共模突波干擾的主動(dòng)負(fù)載主宰電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種脈沖濾波器，特別是關(guān)于一種能消除共模突波干擾的脈沖濾
波器，其可應(yīng)用于一半橋或全橋高側(cè)驅(qū)動(dòng)器。
背景技術(shù)：
要說(shuō)明本發(fā)明的先前技術(shù)，脈沖濾波器與半橋或全橋高側(cè)驅(qū)動(dòng)器的關(guān)系應(yīng)先介紹。請(qǐng)參照?qǐng)Dl，其顯示一典型半橋驅(qū)動(dòng)器100的結(jié)構(gòu)。如圖1所示，該典型半橋驅(qū)動(dòng)器100至少包括一脈沖產(chǎn)生器101，一脈沖濾波器102，及一閂鎖器103。 該脈沖產(chǎn)生器101是用以產(chǎn)生一脈沖信號(hào)及一互補(bǔ)脈沖信號(hào)。該脈沖濾波器102是用以濾除一伴隨VBOOT及HBOUT電源的共模突波，并產(chǎn)生一 SET信號(hào)及一 RESET信號(hào)以供給該閂鎖器103。該閂鎖器103是用以送出一信號(hào)至一驅(qū)動(dòng)器以切換一高側(cè)功率MOSFET的開(kāi)關(guān)狀態(tài)。在切換期間，由于電容CBOOT的元件特性，亦即電容器兩端的電壓不會(huì)突然改變， 一突波乃隨之而生；且該突波會(huì)持續(xù)直到該電容CBOOT達(dá)到穩(wěn)態(tài)為止。該脈沖濾波器102乃用以處理該突波問(wèn)題以防止該閂鎖器103誤動(dòng)作。 —消除該突波干擾的解法是用一對(duì)稱的結(jié)構(gòu)以差動(dòng)對(duì)消。請(qǐng)參照?qǐng)D2，其顯示一已知脈沖濾波器300用以消除伴隨電源的共模突波。如圖2所示，該已知脈沖濾波器300具有一電阻301， 一 PMOS晶體管302， 一 PMOS晶體管303， 一電阻304， 一 PMOS晶體管305， 一PMOS晶體管306，一電阻307，及一電阻308。 該已知脈沖濾波器300實(shí)際上可分為一對(duì)提升電路及一對(duì)拉低電路。該對(duì)提升電路包括該電阻301，該P(yáng)MOS晶體管302及該P(yáng)MOS晶體管303于一側(cè)，例如為左側(cè)，及包括該電阻304，該P(yáng)MOS晶體管305及該P(yáng)MOS晶體管306于另一側(cè)，亦即為右側(cè)。該左側(cè)拉低電路由該電阻307組成，而該右側(cè)拉低電路由該電阻308組成。 由于對(duì)稱結(jié)構(gòu)的作用，當(dāng)一突波產(chǎn)生于該些電源中時(shí)，該P(yáng)MOS晶體管302及該P(yáng)MOS晶體管305的柵極及源極電壓會(huì)同時(shí)變化而使電壓差保持不變。若原先該P(yáng)MOS晶體管302為導(dǎo)通而該P(yáng)MOS晶體管305為關(guān)閉，則該些通阻狀態(tài)將維持不變。然而，若該突波降太低，則在該電阻307所建立的電壓將會(huì)被壓縮，而可能導(dǎo)致該閂鎖器103誤動(dòng)作。另外，由電阻301，晶體管302，晶體管303，及電阻307形成的直流導(dǎo)通路徑會(huì)消耗不少功率，且該些電阻亦占據(jù)不小的芯片面積。 是故，電壓降、功耗、及芯片面積等因素的考量乃糾結(jié)于一脈沖濾波器的設(shè)計(jì)過(guò)程中。 是故，亟需一可提供足夠大的電壓擺幅的SET信號(hào)與RESET信號(hào)的強(qiáng)固脈沖濾波器，以克服突波干擾并確保閂鎖器正常運(yùn)作。

發(fā)明內(nèi)容
本發(fā)明的一目的是提供一種有效且強(qiáng)固的機(jī)制，用以消除一半橋或全橋高側(cè)驅(qū)動(dòng)器內(nèi)的突波干擾。
4
本發(fā)明的另一目的是進(jìn)一步提供一種新穎的主動(dòng)負(fù)載主宰電路，其可產(chǎn)生足夠大
的電壓擺幅以驅(qū)動(dòng)一閂鎖器，因而放寬了閂鎖器的設(shè)計(jì)規(guī)格，使閂鎖器容易實(shí)現(xiàn)。 本發(fā)明的另一目的是進(jìn)一步提供一種新穎的主動(dòng)負(fù)載主宰電路，其可產(chǎn)生足夠大
的電壓擺幅而不會(huì)消耗直流功率。 本發(fā)明的另一目的是進(jìn)一步提供一種新穎的主動(dòng)負(fù)載主宰電路，其可產(chǎn)生足夠大的電壓擺幅且只占很小的芯片面積。 本發(fā)明的另一目的是進(jìn)一步提供一種新穎的主動(dòng)負(fù)載主宰電路，其可產(chǎn)生至少一
SET信號(hào)及至少一 RESET信號(hào)，以利用該突波瞬時(shí)解決共模突波干擾的問(wèn)題。 為達(dá)上述的目的，本發(fā)明提出一可消除共模突波干擾的主動(dòng)負(fù)載主宰電路，其具
有一對(duì)提升電路及一對(duì)主動(dòng)負(fù)載主宰電路，可據(jù)以提供一足夠大的電壓擺幅于至少一 SET
信號(hào)及至少一 RESET信號(hào)中且不消耗直流功率，并可消除共模突波干擾。又本發(fā)明不需電
阻來(lái)建立直流電壓，所占芯片面積可大幅縮小。 本發(fā)明的主動(dòng)負(fù)載主宰電路可應(yīng)用于例如但不限于一半橋或全橋高側(cè)驅(qū)動(dòng)器以消除共模突波干擾。其是偏壓于一供電電壓和一參考電壓之間，且一共模突波伴隨其間。該主動(dòng)負(fù)載主宰電路包括一對(duì)提升電路及一對(duì)主動(dòng)負(fù)載電路。該對(duì)提升電路提供一對(duì)稱結(jié)構(gòu)使該共模突波可對(duì)消于該對(duì)提升電路中，及提供連接至該供電電壓的路徑，其中該路徑導(dǎo)通與否是反應(yīng)于一脈沖信號(hào)或一互補(bǔ)脈沖信號(hào)。該對(duì)主動(dòng)負(fù)載電路乃置于該對(duì)提升電路與該供電電壓之間，用以產(chǎn)生至少一 SET信號(hào)及至少一 RESET信號(hào)以驅(qū)動(dòng)一閂鎖器。
在該電路中，該對(duì)主動(dòng)負(fù)載電路具有至少一對(duì)主動(dòng)元件以反應(yīng)于該脈沖信號(hào)或該互補(bǔ)脈沖信號(hào)而連接至該參考電壓。該些SET信號(hào)及RESET信號(hào)不是經(jīng)由該對(duì)提升電路連接至該供電電壓，就是經(jīng)由該對(duì)主動(dòng)負(fù)載電路連接至該參考電壓。 本發(fā)明所以能提供足夠大的電壓擺幅，乃基于其設(shè)計(jì)，亦即每一個(gè)SET信號(hào)及RESET信號(hào)不是經(jīng)由該提升電路獲得該供電電壓的供電，就是經(jīng)由該主動(dòng)負(fù)載電路拉低至該參考電壓，且無(wú)直流導(dǎo)通路徑存在。因?yàn)樵撔㏒ET信號(hào)及RESET信號(hào)不需直流電流來(lái)建立電壓，已知拉低電路中的電阻即可省略，功耗及芯片面積從而可縮至最小。


為使審查員能進(jìn)一步了解本發(fā)明的結(jié)構(gòu)、特征及其目的，以下結(jié)合附圖及較佳具體實(shí)施例的詳細(xì)說(shuō)明如后，其中 圖1為示意圖，其繪示一典型半橋驅(qū)動(dòng)器的結(jié)構(gòu)圖。
圖2為示意圖，其繪示一已知脈沖濾波器的電路圖。 圖3為示意圖，其繪示本發(fā)明一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖。 圖4為示意圖，其繪示本發(fā)明另一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖。 圖5為示意圖，其繪示本發(fā)明另一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖。 圖6為示意圖，其繪示本發(fā)明另一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖。圖，其繪示本發(fā)明另一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖。 圖8為示意圖，其繪示本發(fā)明另一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖。 圖9為示意圖，其繪示本發(fā)明另一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖。 圖10為示意圖，其繪示本發(fā)明另一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖。 圖11為示意圖，其繪示本發(fā)明另一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖。 圖12為示意圖，其繪示本發(fā)明另一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖。
具體實(shí)施例方式
如先前技術(shù)說(shuō)明中所述，該對(duì)拉低電路是以電阻組成，因此在建立一SET信號(hào)位準(zhǔn)或一 RESET信號(hào)位準(zhǔn)時(shí)，必然會(huì)消耗直流功率。然而，根據(jù)CMOS邏輯，其輸出位準(zhǔn)不論是處在供電電壓或接地電位，均不會(huì)消耗直流功率。又，若使該閂鎖器在突波期間不反應(yīng)，則可避免該閂鎖器誤動(dòng)作。本發(fā)明掌握了這些觀點(diǎn)并提出一些解決方案，其實(shí)施方式將于下列各實(shí)施例中詳細(xì)說(shuō)明。 請(qǐng)參照?qǐng)D3，其繪示本發(fā)明一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖；如圖3所示，本發(fā)明的主動(dòng)負(fù)載主宰電路400包括一電阻401， 一 PM0S晶體管402 ， 一 PMOS晶體管403 ， 一電阻404， 一 PMOS晶體管405 ， 一 PMOS晶體管406 ， 一電阻407 ，一 NMOS晶體管408， 一電阻409，及一 NMOS晶體管410。該P(yáng)MOS晶體管402的柵極是連接至該NMOS晶體管408的柵極、該P(yáng)MOS晶體管403的柵極和該P(yáng)MOS晶體管406的漏極以耦接至一脈沖互補(bǔ)信號(hào)(CLKB)，且該P(yáng)MOS晶體管405的柵極連接至該NMOS晶體管410的柵極、該P(yáng)MOS晶體管406的柵極和該P(yáng)MOS晶體管403的漏極以耦接至一脈沖信號(hào)(CLK)。
其中，該主動(dòng)負(fù)載主宰電路400包含一對(duì)提升電路及一對(duì)拉低電路。該對(duì)提升電路包括該電阻401，該P(yáng)MOS晶體管402及該P(yáng)MOS晶體管403于一側(cè)，例如為左側(cè)，及包括該電阻404，該P(yáng)MOS晶體管405及該P(yáng)MOS晶體管406于另一側(cè)，亦即為右側(cè)。該左側(cè)拉低電路由該電阻407及該NMOS晶體管408組成，而該右側(cè)拉低電路由該電阻409及該NMOS晶體管410組成。 由于對(duì)稱結(jié)構(gòu)的作用，當(dāng)一突波產(chǎn)生于該些電源中時(shí)，該P(yáng)MOS晶體管402及該P(yáng)MOS晶體管405的柵極及源極電壓會(huì)同時(shí)變化而使該二電極的電壓差保持不變。若該脈沖信號(hào)為高準(zhǔn)位而該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位致使該P(yáng)MOS晶體管402為導(dǎo)通而該P(yáng)MOS晶體管405為關(guān)閉，則該些通阻狀態(tài)將維持不變。又因?yàn)樵揘MOS晶體管408在該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位時(shí)為關(guān)閉且該NMOS晶體管410在該脈沖信號(hào)為高準(zhǔn)位時(shí)為導(dǎo)通，故左右兩側(cè)無(wú)任何直流導(dǎo)通路徑存在。 此外，因在突波瞬時(shí)期間，經(jīng)由該電阻407兩端所分別提供的SET信號(hào)和SET1信號(hào)電壓暫時(shí)相異，且經(jīng)由該電阻409兩端所分別提供的RESET信號(hào)和RESET1信號(hào)電壓亦暫
6時(shí)相異，本發(fā)明利用這個(gè)特點(diǎn)創(chuàng)造出一個(gè)設(shè)計(jì)與其搭配的閂鎖器103只在該SET信號(hào)和SET1信號(hào)電壓相同或該RESET信號(hào)和RESET1信號(hào)電壓相同時(shí)才動(dòng)作。此舉可確保該閂鎖器103正常運(yùn)作。再者，因該些SET、SET1、RESET、RESET 1信號(hào)均無(wú)需直流電流以維持高準(zhǔn)位，故該電阻407及該電阻409可為小電阻，只占極小面積。 請(qǐng)參照?qǐng)D4，其繪示本發(fā)明另一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖；如圖4所示，本發(fā)明的主動(dòng)負(fù)載主宰電路400包括一電阻401，一PM0S晶體管402， 一 PMOS晶體管403， 一電阻404， 一 PMOS晶體管405， 一 PMOS晶體管406， 一電阻407， 一 NMOS晶體管408， 一電阻409，及一 NMOS晶體管410。該P(yáng)MOS晶體管402的柵極是連接至該NMOS晶體管408的柵極、該P(yáng)MOS晶體管403的柵極和該P(yáng)MOS晶體管406的漏極以耦接至一互補(bǔ)脈沖信號(hào)，且該P(yáng)MOS晶體管405的柵極連接至該NMOS晶體管410的柵極、該P(yáng)MOS晶體管406的柵極和該P(yáng)MOS晶體管403的漏極以耦接至一脈沖信號(hào)。
其中，該主動(dòng)負(fù)載主宰電路400包含一對(duì)提升電路及一對(duì)拉低電路。該對(duì)提升電路包括該電阻401，該P(yáng)MOS晶體管402及該P(yáng)MOS晶體管403于一側(cè)，例如為左側(cè)，及包括該電阻404，該P(yáng)MOS晶體管405及該P(yáng)MOS晶體管406于另一側(cè)，亦即為右側(cè)。該左側(cè)拉低電路由該電阻407及該NMOS晶體管408組成，而該右側(cè)拉低電路由該電阻409及該NMOS晶體管410組成。 由于對(duì)稱結(jié)構(gòu)的作用，當(dāng)一突波產(chǎn)生于該些電源中時(shí)，該P(yáng)MOS晶體管402及該P(yáng)MOS晶體管405的柵極及源極電壓會(huì)同時(shí)變化而使該二電極的電壓差保持不變。若該脈沖信號(hào)為高準(zhǔn)位而該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位致使該P(yáng)MOS晶體管402為導(dǎo)通而該P(yáng)MOS晶體管405為關(guān)閉，則該些通阻狀態(tài)將維持不變。又因?yàn)樵揘MOS晶體管408在該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位時(shí)為關(guān)閉且該NMOS晶體管410在該脈沖信號(hào)為高準(zhǔn)位時(shí)為導(dǎo)通，故左右兩側(cè)無(wú)任何直流導(dǎo)通路徑存在。 此外，因經(jīng)由該電阻407上端所提供的SET信號(hào)和經(jīng)由該電阻409上端所提供的RESET信號(hào)乃互斥地分別經(jīng)由提升電路及拉低電路連接至VBOOT及HBOUT，故本發(fā)明可提供足夠大的電壓擺幅以驅(qū)動(dòng)閂鎖器103，從而放寬了閂鎖器103的設(shè)計(jì)規(guī)格，使閂鎖器103容易實(shí)現(xiàn)。 請(qǐng)參照?qǐng)D5，其繪示本發(fā)明另一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖；如圖5所示，本發(fā)明的主動(dòng)負(fù)載主宰電路400包括一電阻401，一PM0S晶體管402， 一 PMOS晶體管403， 一電阻404， 一 PMOS晶體管405， 一 PMOS晶體管406， 一電阻407， 一 NMOS晶體管408， 一電阻409，及一 NMOS晶體管410。該P(yáng)MOS晶體管402的柵極是連接至該NMOS晶體管408的柵極、該P(yáng)MOS晶體管403的柵極和該P(yáng)MOS晶體管406的漏極以耦接至一互補(bǔ)脈沖信號(hào)，且該P(yáng)MOS晶體管405的柵極連接至該NMOS晶體管410的柵極、該P(yáng)MOS晶體管406的柵極和該P(yáng)MOS晶體管403的漏極以耦接至一脈沖信號(hào)。
其中，該主動(dòng)負(fù)載主宰電路400包含一對(duì)提升電路及一對(duì)拉低電路。該對(duì)提升電路包括該電阻401，該P(yáng)MOS晶體管402及該P(yáng)MOS晶體管403于一側(cè)，例如為左側(cè)，及包括該電阻404，該P(yáng)MOS晶體管405及該P(yáng)MOS晶體管406于另一側(cè)，亦即為右側(cè)。該左側(cè)拉低電路由該電阻407及該NMOS晶體管408組成，而該右側(cè)拉低電路由該電阻409及該NMOS晶體管410組成。 由于對(duì)稱結(jié)構(gòu)的作用，當(dāng)一突波產(chǎn)生于該些電源中時(shí)，該P(yáng)MOS晶體管402及該P(yáng)M0S晶體管405的柵極及源極電壓會(huì)同時(shí)變化而使該二電極的電壓差保持不變。若該脈沖信號(hào)為高準(zhǔn)位而該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位致使該P(yáng)MOS晶體管402為導(dǎo)通而該P(yáng)MOS晶體管405為關(guān)閉，則該些通阻狀態(tài)將維持不變。又因?yàn)樵揘MOS晶體管408在該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位時(shí)為關(guān)閉且該NMOS晶體管410在該脈沖信號(hào)為高準(zhǔn)位時(shí)為導(dǎo)通，故左右兩側(cè)無(wú)任何直流導(dǎo)通路徑存在。 此外，因經(jīng)由該電阻407下端所提供的SET信號(hào)和經(jīng)由該電阻409下端所提供的RESET信號(hào)乃互斥地分別經(jīng)由提升電路及拉低電路連接至VBOOT及HBOUT，故本發(fā)明可提供足夠大的電壓擺幅以驅(qū)動(dòng)閂鎖器103，從而放寬了閂鎖器103的設(shè)計(jì)規(guī)格，使閂鎖器103容易實(shí)現(xiàn)。 請(qǐng)參照?qǐng)D6，其繪示本發(fā)明一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖；如圖6所示，本發(fā)明的主動(dòng)負(fù)載主宰電路500包括一電阻501， 一 PMOS晶體管502， 一電阻503， 一 PMOS晶體管504， 一電阻505， 一 NMOS晶體管506， 一電阻507，及一NMOS晶體管508。該P(yáng)MOS晶體管502的柵極是連接至該NMOS晶體管506的柵極和該P(yáng)MOS晶體管504的源極以耦接至一互補(bǔ)脈沖信號(hào)，且該P(yáng)MOS晶體管504的柵極連接至該NMOS晶體管508的柵極和該P(yáng)MOS晶體管502的源極以耦接至一互補(bǔ)脈沖信號(hào)。
其中，該主動(dòng)負(fù)載主宰電路500包含一對(duì)提升電路及一對(duì)拉低電路。該對(duì)提升電路包括該電阻501及該P(yáng)MOS晶體管502于一側(cè)，例如為左側(cè)，及包括該電阻503及該P(yáng)MOS晶體管504于另一側(cè)，亦即為右側(cè)。該左側(cè)拉低電路由該電阻505及該NMOS晶體管506組成，而該右側(cè)拉低電路由該電阻507及該NMOS晶體管508組成。 由于對(duì)稱結(jié)構(gòu)的作用，當(dāng)一突波產(chǎn)生于該些電源中時(shí)，該P(yáng)MOS晶體管502及該P(yáng)MOS晶體管504的柵極及源極電壓會(huì)同時(shí)變化而使該二電極的電壓差保持不變。若該脈沖信號(hào)為高準(zhǔn)位而該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位致使該P(yáng)MOS晶體管502為導(dǎo)通而該P(yáng)MOS晶體管504為關(guān)閉，則該些通阻狀態(tài)將維持不變。又因?yàn)樵揘MOS晶體管506在該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位時(shí)為關(guān)閉且該NMOS晶體管508在該脈沖信號(hào)為高準(zhǔn)位時(shí)為導(dǎo)通，故左右兩側(cè)無(wú)任何直流導(dǎo)通路徑存在。 此外，因在突波瞬時(shí)期間，經(jīng)由該電阻505兩端所分別提供的SET信號(hào)和SET1信號(hào)電壓暫時(shí)相異，且經(jīng)由該電阻507兩端所分別提供的RESET信號(hào)和RESET1信號(hào)電壓亦暫時(shí)相異，本發(fā)明利用這個(gè)特點(diǎn)創(chuàng)造出一個(gè)設(shè)計(jì)與其搭配的閂鎖器103只在該SET信號(hào)和SET1信號(hào)電壓相同或該RESET信號(hào)和RESET1信號(hào)電壓相同時(shí)才動(dòng)作。此舉可確保該閂鎖器正常運(yùn)作。 請(qǐng)參照?qǐng)D7，其繪示本發(fā)明一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖；如圖7所示，本發(fā)明的主動(dòng)負(fù)載主宰電路500包括一電阻501， 一 PMOS晶體管502， 一電阻503， 一 PMOS晶體管504， 一電阻505， 一 NMOS晶體管506， 一電阻507，及一NMOS晶體管508。該P(yáng)MOS晶體管502的柵極是連接至該NMOS晶體管506的柵極和該P(yáng)MOS晶體管504的源極以耦接至一互補(bǔ)脈沖信號(hào)，且該P(yáng)MOS晶體管504的柵極連接至該NMOS晶體管508的柵極和該P(yáng)MOS晶體管502的源極以耦接至一脈沖信號(hào)。
其中，該主動(dòng)負(fù)載主宰電路500包含一對(duì)提升電路及一對(duì)拉低電路。該對(duì)提升電路包括該電阻501及該P(yáng)MOS晶體管502于一側(cè)，例如為左側(cè)，及包括該電阻503及該P(yáng)MOS晶體管504于另一側(cè)，亦即為右側(cè)。該左側(cè)拉低電路由該電阻505及該NMOS晶體管506組成，而該右側(cè)拉低電路由該電阻507及該NM0S晶體管508組成。 由于對(duì)稱結(jié)構(gòu)的作用，當(dāng)一突波產(chǎn)生于該些電源中時(shí)，該P(yáng)MOS晶體管502及該P(yáng)MOS晶體管504的柵極及源極電壓會(huì)同時(shí)變化而使該二電極的電壓差保持不變。若該脈沖信號(hào)為高準(zhǔn)位而該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位致使該P(yáng)MOS晶體管502為導(dǎo)通而該P(yáng)MOS晶體管504為關(guān)閉，則該些通阻狀態(tài)將維持不變。又因?yàn)樵揘MOS晶體管506在該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位時(shí)為關(guān)閉且該NMOS晶體管508在該脈沖信號(hào)為高準(zhǔn)位時(shí)為導(dǎo)通，故左右兩側(cè)無(wú)任何直流導(dǎo)通路徑存在。 此外，因經(jīng)由該電阻505上端所提供的SET信號(hào)和經(jīng)由該電阻507上端所提供的RESET信號(hào)乃互斥地分別經(jīng)由提升電路及拉低電路連接至VBOOT及HBOUT，故本發(fā)明可提供足夠大的電壓擺幅以驅(qū)動(dòng)閂鎖器103，從而放寬了閂鎖器103的設(shè)計(jì)規(guī)格，使閂鎖器103容易實(shí)現(xiàn)。 請(qǐng)參照?qǐng)D8，其繪示本發(fā)明一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖；如圖8所示，本發(fā)明的主動(dòng)負(fù)載主宰電路500包括一電阻501， 一 PMOS晶體管502，一電阻503， 一 PMOS晶體管504， 一電阻505， 一 NMOS晶體管506， 一電阻507，及一NMOS晶體管508。該P(yáng)MOS晶體管502的柵極是連接至該NMOS晶體管506的柵極和該P(yáng)MOS晶體管504的源極以耦接至一互補(bǔ)脈沖信號(hào)，且該P(yáng)MOS晶體管504的柵極連接至該NMOS晶體管508的柵極和該P(yáng)MOS晶體管502的源極以耦接至一脈沖信號(hào)。
其中，該主動(dòng)負(fù)載主宰電路500包含一對(duì)提升電路及一對(duì)拉低電路。該對(duì)提升電路包括該電阻501及該P(yáng)MOS晶體管502于一側(cè)，例如為左側(cè)，及包括該電阻503及該P(yáng)MOS晶體管504于另一側(cè)，亦即為右側(cè)。該左側(cè)拉低電路由該電阻505及該NMOS晶體管506組成，而該右側(cè)拉低電路由該電阻507及該NMOS晶體管508組成。 由于對(duì)稱結(jié)構(gòu)的作用，當(dāng)一突波產(chǎn)生于該些電源中時(shí)，該P(yáng)MOS晶體管502及該P(yáng)MOS晶體管504的柵極及源極電壓會(huì)同時(shí)變化而使該二電極的電壓差保持不變。若該脈沖信號(hào)為高準(zhǔn)位而該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位致使該P(yáng)MOS晶體管502為導(dǎo)通而該P(yáng)MOS晶體管504為關(guān)閉，則該些通阻狀態(tài)將維持不變。又因?yàn)樵揘MOS晶體管506在該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位時(shí)為關(guān)閉且該NMOS晶體管508在該脈沖信號(hào)為高準(zhǔn)位時(shí)為導(dǎo)通，故左右兩側(cè)無(wú)任何直流導(dǎo)通路徑存在。 此外，因經(jīng)由該電阻505下端所提供的SET信號(hào)和經(jīng)由該電阻507下端所提供的RESET信號(hào)乃互斥地分別經(jīng)由提升電路及拉低電路連接至VBOOT及HB0UT，故本發(fā)明可提供足夠大的電壓擺幅以驅(qū)動(dòng)閂鎖器103，從而放寬了閂鎖器103的設(shè)計(jì)規(guī)格，使閂鎖器103容易實(shí)現(xiàn)。 請(qǐng)參照?qǐng)D9，其繪示本發(fā)明一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖；如圖9所示，本發(fā)明的主動(dòng)負(fù)載主宰電路600包括一電阻601，一PM0S晶體管602， 一 PMOS晶體管603， 一電阻604， 一 PMOS晶體管605， 一 PMOS晶體管606， 一 NMOS晶體管607，及一 NMOS晶體管608。該P(yáng)MOS晶體管602的柵極是連接至該NMOS晶體管607的柵極、該P(yáng)MOS晶體管603的柵極和該P(yáng)MOS晶體管606的漏極以耦接至一互補(bǔ)脈沖信號(hào)，且該P(yáng)MOS晶體管605的柵極連接至該NMOS晶體管608的柵極、該P(yáng)MOS晶體管606的柵極和該P(yáng)MOS晶體管603的漏極以耦接至一脈沖信號(hào)。 其中，該主動(dòng)負(fù)載主宰電路600包含一對(duì)提升電路及一對(duì)拉低電路。該對(duì)提升電
9路包括該電阻601，該P(yáng)M0S晶體管602及該P(yáng)MOS晶體管603于一側(cè)，例如為左側(cè)，及包括該電阻604，該P(yáng)MOS晶體管605及該P(yáng)MOS晶體管606于另一側(cè)，亦即為右側(cè)。該左側(cè)拉低電路由該NMOS晶體管607組成，而該右側(cè)拉低電路由該NMOS晶體管608組成。
由于對(duì)稱結(jié)構(gòu)的作用，當(dāng)一突波產(chǎn)生于該些電源中時(shí)，該P(yáng)MOS晶體管602及該P(yáng)MOS晶體管605的柵極及源極電壓會(huì)同時(shí)變化而使該二電極的電壓差保持不變。若該脈沖信號(hào)為高準(zhǔn)位而該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位致使該P(yáng)MOS晶體管602為導(dǎo)通而該P(yáng)MOS晶體管605為關(guān)閉，則該些通阻狀態(tài)將維持不變。又因?yàn)樵揘MOS晶體管607在該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位時(shí)為關(guān)閉且該NMOS晶體管608在該脈沖信號(hào)為高準(zhǔn)位時(shí)為導(dǎo)通，故左右兩側(cè)無(wú)任何直流導(dǎo)通路徑存在。 此外，因經(jīng)由該NMOS晶體管607的漏極所提供的SET信號(hào)和經(jīng)由該NMOS晶體管608的漏極所提供的RESET信號(hào)乃互斥地分別經(jīng)由提升電路及拉低電路連接至VBOOT及HBOUT，故本發(fā)明可提供足夠大的電壓擺幅以驅(qū)動(dòng)閂鎖器103，從而放寬了閂鎖器103的設(shè)計(jì)規(guī)格，使閂鎖器103容易實(shí)現(xiàn)。 請(qǐng)參照?qǐng)DIO，其繪示本發(fā)明一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖；如圖10所示，本發(fā)明的主動(dòng)負(fù)載主宰電路700包括一電阻701，一PM0S晶體管702， 一電阻703， 一 PMOS晶體管704， 一 NMOS晶體管705，及一 NMOS晶體管706。該P(yáng)MOS晶體管702的柵極是連接至該NMOS晶體管705的柵極和該P(yáng)MOS晶體管704的源極以耦接至一互補(bǔ)脈沖信號(hào)，且該P(yáng)MOS晶體管704的柵極連接至該NMOS晶體管706的柵極和該P(yáng)MOS晶體管702的源極以耦接至一脈沖信號(hào)。 其中，該主動(dòng)負(fù)載主宰電路700包含一對(duì)提升電路及一對(duì)拉低電路。該對(duì)提升電路包括該電阻701及該P(yáng)MOS晶體管702于一側(cè)，例如為左側(cè)，及包括該電阻703及該P(yáng)MOS晶體管704于另一側(cè)，亦即為右側(cè)。該左側(cè)拉低電路由該NMOS晶體管705組成，而該右側(cè)拉低電路由該NMOS晶體管706組成。 由于對(duì)稱結(jié)構(gòu)的作用，當(dāng)一突波產(chǎn)生于該些電源中時(shí)，該P(yáng)MOS晶體管702及該P(yáng)MOS晶體管704的柵極及源極電壓會(huì)同時(shí)變化而使該二電極的電壓差保持不變。若該脈沖信號(hào)為高準(zhǔn)位而該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位致使該P(yáng)MOS晶體管702為導(dǎo)通而該P(yáng)MOS晶體管704為關(guān)閉，則該些通阻狀態(tài)將維持不變。又因?yàn)樵揘MOS晶體管705在該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位時(shí)為關(guān)閉且該NMOS晶體管706在該脈沖信號(hào)為高準(zhǔn)位時(shí)為導(dǎo)通，故左右兩側(cè)無(wú)任何直流導(dǎo)通路徑存在。 此外，因經(jīng)由該NMOS晶體管705的漏極所提供的SET信號(hào)和經(jīng)由該NMOS晶體管706的漏極所提供的RESET信號(hào)乃互斥地分別經(jīng)由提升電路及拉低電路連接至VBOOT及HBOUT，故本發(fā)明可提供足夠大的電壓擺幅以驅(qū)動(dòng)閂鎖器103，從而放寬了閂鎖器103的設(shè)計(jì)規(guī)格，使閂鎖器103容易實(shí)現(xiàn)。 請(qǐng)參照?qǐng)Dll，其繪示本發(fā)明一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖；如圖11所示，本發(fā)明的主動(dòng)負(fù)載主宰電路800包括一電阻801 ，一 PMOS晶體管802， 一 PMOS晶體管803， 一電阻804， 一 PMOS晶體管805， 一 PMOS晶體管806， 一 NMOS晶體管807， 一電阻808， 一 NMOS晶體管809，及一電阻810。該P(yáng)MOS晶體管802的柵極是連接至該NMOS晶體管807的柵極、該P(yáng)MOS晶體管803的柵極和該P(yáng)MOS晶體管806的漏極以耦接至一互補(bǔ)脈沖信號(hào)，且該P(yáng)MOS晶體管805的柵極連接至該NMOS晶體管809的柵極、該P(yáng)M0S晶體管806的柵極和該P(yáng)MOS晶體管803的漏極以耦接至一脈沖信號(hào)。 其中，該主動(dòng)負(fù)載主宰電路800包含一對(duì)提升電路及一對(duì)拉低電路。該對(duì)提升電
路包括該電阻801，該P(yáng)MOS晶體管802及該P(yáng)MOS晶體管803于一側(cè)，例如為左側(cè)，及包括該
電阻804，該P(yáng)MOS晶體管805及該P(yáng)MOS晶體管806于另一側(cè)，亦即為右側(cè)。該左側(cè)拉低電
路由該NMOS晶體管807及該電阻808組成，而該右側(cè)拉低電路由該NMOS晶體管809及該
電阻810組成。 由于對(duì)稱結(jié)構(gòu)的作用，當(dāng)一突波產(chǎn)生于該些電源中時(shí)，該P(yáng)MOS晶體管802及該P(yáng)MOS晶體管805的柵極及源極電壓會(huì)同時(shí)變化而使該二電極的電壓差保持不變。若該脈沖信號(hào)為高準(zhǔn)位而該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位致使該P(yáng)MOS晶體管802為導(dǎo)通而該P(yáng)MOS晶體管805為關(guān)閉，則該些通阻狀態(tài)將維持不變。又因?yàn)樵揘MOS晶體管807在該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位時(shí)為關(guān)閉且該NMOS晶體管809在該脈沖信號(hào)為高準(zhǔn)位時(shí)為導(dǎo)通，故左右兩側(cè)無(wú)任何直流導(dǎo)通路徑存在。 此外，因經(jīng)由該NMOS晶體管807的漏極所提供的SET信號(hào)和經(jīng)由該NMOS晶體管809的漏極所提供的RESET信號(hào)乃互斥地分別經(jīng)由提升電路及拉低電路連接至VBOOT及HBOUT，故本發(fā)明可提供足夠大的電壓擺幅以驅(qū)動(dòng)閂鎖器103，從而放寬了閂鎖器103的設(shè)計(jì)規(guī)格，使閂鎖器103容易實(shí)現(xiàn)。 請(qǐng)參照?qǐng)D12，其繪示本發(fā)明一較佳實(shí)施例的可消除共模突波干擾的主動(dòng)負(fù)載主宰電路的電路圖；如圖12所示，本發(fā)明的主動(dòng)負(fù)載主宰電路900包括一電阻901，一PM0S晶體管902， 一電阻903， 一 PMOS晶體管904， 一 NMOS晶體管905， 一電阻906， 一 NMOS晶體管907，及一 電阻908。該P(yáng)MOS晶體管902的柵極是連接至該NMOS晶體管905的柵極和該P(yáng)MOS晶體管904的源極以耦接至一互補(bǔ)脈沖信號(hào)，且該P(yáng)MOS晶體管904的柵極連接至該NMOS晶體管907的柵極和該P(yáng)MOS晶體管902的源極以耦接至一脈沖信號(hào)。
其中，該主動(dòng)負(fù)載主宰電路900包含一對(duì)提升電路及一對(duì)拉低電路。該對(duì)提升電路包括該電阻901及該P(yáng)MOS晶體管902于一側(cè)，例如為左側(cè)，及包括該電阻903及該P(yáng)MOS晶體管904于另一側(cè)，亦即為右側(cè)。該左側(cè)拉低電路由該NMOS晶體管905及該電阻906組成，而該右側(cè)拉低電路由該NMOS晶體管907及該電阻908組成。 由于對(duì)稱結(jié)構(gòu)的作用，當(dāng)一突波產(chǎn)生于該些電源中時(shí)，該P(yáng)MOS晶體管902及該P(yáng)MOS晶體管904的柵極及源極電壓會(huì)同時(shí)變化而使該二電極的電壓差保持不變。若該脈沖信號(hào)為高準(zhǔn)位而該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位致使該P(yáng)MOS晶體管902為導(dǎo)通而該P(yáng)MOS晶體管904為關(guān)閉，則該些通阻狀態(tài)將維持不變。又因?yàn)樵揘MOS晶體管905在該互補(bǔ)脈沖信號(hào)為低準(zhǔn)位時(shí)為關(guān)閉且該NMOS晶體管907在該脈沖信號(hào)為高準(zhǔn)位時(shí)為導(dǎo)通，故左右兩側(cè)無(wú)任何直流導(dǎo)通路徑存在。 此外，因經(jīng)由該NMOS晶體管905的漏極所提供的SET信號(hào)和經(jīng)由該NMOS晶體管907的漏極所提供的RESET信號(hào)乃互斥地分別經(jīng)由提升電路及拉低電路連接至VBOOT及HBOUT，故本發(fā)明可提供足夠大的電壓擺幅以驅(qū)動(dòng)閂鎖器103，從而放寬了閂鎖器103的設(shè)計(jì)規(guī)格，使閂鎖器103容易實(shí)現(xiàn)。 所以，經(jīng)由本發(fā)明的實(shí)施，使該拉低電路包含至少一主動(dòng)元件，即可提供一強(qiáng)固脈沖濾波器，其所具大電壓擺幅、最小功耗、最小芯片面積及寬松的閂鎖器設(shè)計(jì)規(guī)格等優(yōu)點(diǎn)，確可改進(jìn)已知脈沖濾波器諸缺點(diǎn)。
本發(fā)明所揭示的，乃較佳實(shí)施例，凡是局部的變更或修飾而源于本發(fā)明的技術(shù)思想而為熟習(xí)該項(xiàng)技術(shù)的人所易于推知的，倶不脫本發(fā)明的權(quán)利要求范疇。
權(quán)利要求
一種用以消除共模突波干擾的主動(dòng)負(fù)載主宰電路，偏壓于一第一電壓和一第二電壓之間，其具有一對(duì)提升電路，用以反應(yīng)于一脈沖信號(hào)或一互補(bǔ)脈沖信號(hào)而提供與該第一電壓連接的路徑；及一對(duì)主動(dòng)負(fù)載電路，置于該對(duì)提升電路與該第二電壓之間，用以產(chǎn)生至少一SET信號(hào)及至少一RESET信號(hào)以驅(qū)動(dòng)一閂鎖器，其中該對(duì)主動(dòng)負(fù)載電路的左側(cè)、右側(cè)各具有至少一主動(dòng)元件，以反應(yīng)于一脈沖信號(hào)或一互補(bǔ)脈沖信號(hào)而提供與該第二電壓連接的路徑。
2. 如權(quán)利要求1所述的用以消除共模突波干擾的主動(dòng)負(fù)載主宰電路，其中該對(duì)提升電 路的左側(cè)具有一第一電阻、一第一PMOS晶體管及一第二PMOS晶體管，該第一電阻是并聯(lián)于 該第一PMOS晶體管而與該第二PMOS晶體管串聯(lián)；該對(duì)提升電路的右側(cè)具有一第二電阻、一 第三PMOS晶體管及一第四PMOS晶體管，該第二電阻是并聯(lián)于該第三PMOS晶體管而與該第 四PMOS晶體管串聯(lián)。
3. 如權(quán)利要求1所述的用以消除共模突波干擾的主動(dòng)負(fù)載主宰電路，其中該對(duì)提升電 路的左側(cè)具有一第一電阻及一第一PMOS晶體管，該第一電阻是串聯(lián)于該第一PMOS晶體管； 該對(duì)提升電路的右側(cè)具有一第二電阻及一第二PMOS晶體管，該第二電阻是串聯(lián)于該第二 PMOS晶體管。
4. 如權(quán)利要求1所述的用以消除共模突波干擾的主動(dòng)負(fù)載主宰電路，其中該對(duì)主動(dòng)負(fù) 載電路的左側(cè)具有一第三電阻及一第一 NMOS晶體管，該第三電阻是串聯(lián)于該第一NMOS晶 體管且該第三電阻的一端是用以提供一 SET信號(hào)；該對(duì)主動(dòng)負(fù)載電路的右側(cè)具有一第四電 阻及一第二NMOS晶體管，該第四電阻是串聯(lián)于該第二NMOS晶體管且該第四電阻的一端是 用以提供一 RESET信號(hào)。
5. 如權(quán)利要求1所述的用以消除共模突波干擾的主動(dòng)負(fù)載主宰電路，其中該對(duì)主動(dòng)負(fù) 載電路的左側(cè)具有一第三電阻及一第一 NMOS晶體管，該第三電阻是串聯(lián)于該第一NMOS晶 體管；該對(duì)主動(dòng)負(fù)載電路的右側(cè)具有一第四電阻及一第二 NMOS晶體管，該第四電阻是串聯(lián) 于該第二NMOS晶體管。
6. 如權(quán)利要求4所述的用以消除共模突波干擾的主動(dòng)負(fù)載主宰電路，其中該第一NM0S 晶體管的漏極是用以提供一 SET信號(hào)，該第二 NMOS晶體管的漏極是用以提供一 RESET信 號(hào)。
7. 如權(quán)利要求4所述的用以消除共模突波干擾的主動(dòng)負(fù)載主宰電路，其中該第三電阻 的一端是用以提供一 SET信號(hào)，該第四電阻的一端是用以提供一 RESET信號(hào)。
8. 如權(quán)利要求7所述的用以消除共模突波干擾的主動(dòng)負(fù)載主宰電路，其進(jìn)一步由該第 三電阻的另一端提供另一 SET信號(hào)，及由該第四電阻的另一端提供另一 RESET信號(hào)。
9 如權(quán)利要求5所述的用以消除共模突波干擾的主動(dòng)負(fù)載主宰電路，其中該第一NMOS 晶體管的漏極是用以提供一 SET信號(hào)，該第二 NMOS晶體管的漏極是用以提供一 RESET信 號(hào)。
10. 如權(quán)利要求2所述的用以消除共模突波干擾的主動(dòng)負(fù)載主宰電路，其中該對(duì)主動(dòng) 負(fù)載電路的左側(cè)具有一第三電阻及一第一 NMOS晶體管，該第三電阻是串聯(lián)于該第一 NMOS 晶體管且該第三電阻的一端是用以提供一 SET信號(hào)；該對(duì)主動(dòng)負(fù)載電路的右側(cè)具有一第四 電阻及一第二NMOS晶體管，該第四電阻是串聯(lián)于該第二NMOS晶體管且該第四電阻的一端是用以提供一 RESET信號(hào)；及其中該互補(bǔ)脈沖信號(hào)是耦接至該第一 PMOS晶體管的柵極、該 第二 PMOS晶體管的柵極、該第一 NMOS晶體管的柵極和該第三PMOS晶體管的漏極，而該脈 沖信號(hào)是耦接至該第三PMOS晶體管的柵極、該第四PMOS晶體管的柵極、該第二 NMOS晶體 管的柵極和該第一PMOS晶體管的漏極。
11. 如權(quán)利要求2所述的用以消除共模突波干擾的主動(dòng)負(fù)載主宰電路，其中該對(duì)主動(dòng) 負(fù)載電路的左側(cè)具有一第一畫OS晶體管，該對(duì)主動(dòng)負(fù)載電路的右側(cè)具有一第二NMOS晶體 管；及其中該互補(bǔ)脈沖信號(hào)是耦接至該第一PMOS晶體管的柵極、該第二PMOS晶體管的柵 極、該第一NMOS晶體管的柵極和該第三PMOS晶體管的漏極，而該脈沖信號(hào)是耦接至該第三 PMOS晶體管的柵極、該第四PMOS晶體管的柵極、該第二 NMOS晶體管的柵極和該第一 PMOS 晶體管的漏極。
12. 如權(quán)利要求3所述的用以消除共模突波干擾的主動(dòng)負(fù)載主宰電路，其中該對(duì)主動(dòng) 負(fù)載電路的左側(cè)具有一第三電阻及一第一 NMOS晶體管，該第三電阻是串聯(lián)于該第一 NMOS 晶體管且該第三電阻的一端是用以提供一 SET信號(hào)；該對(duì)主動(dòng)負(fù)載電路的右側(cè)具有一第四 電阻及一第二NMOS晶體管，該第四電阻是串聯(lián)于該第二NMOS晶體管且該第四電阻的一端 是用以提供一 RESET信號(hào)；及其中該互補(bǔ)脈沖信號(hào)是耦接至該第一 PMOS晶體管的柵極、該 第二 PMOS晶體管的源極和該第一 NMOS晶體管的柵極，而該脈沖信號(hào)是耦接至該第二 PMOS 晶體管的柵極、該第二 NMOS晶體管的柵極和該第一 PMOS晶體管的源極。
13. 如權(quán)利要求3所述的用以消除共模突波干擾的主動(dòng)負(fù)載主宰電路，其中該對(duì)主動(dòng) 負(fù)載電路的左側(cè)具有一第三電阻及一第一 NMOS晶體管，該第三電阻是串聯(lián)于該第一 NMOS 晶體管；該對(duì)主動(dòng)負(fù)載電路的右側(cè)具有一第四電阻及一第二 NMOS晶體管，該第四電阻是串 聯(lián)于該第二NMOS晶體管；及其中該互補(bǔ)脈沖信號(hào)是耦接至該第一PMOS晶體管的柵極、該第 二 PMOS晶體管的源極和該第一 NMOS晶體管的柵極，而該脈沖信號(hào)是耦接至該第二 PMOS晶 體管的柵極、該第二 NMOS晶體管的柵極和該第一 PMOS晶體管的源極。
全文摘要
本發(fā)明是關(guān)于一種用以消除共模突波干擾的主動(dòng)負(fù)載主宰電路，其偏壓于一第一電壓和一第二電壓之間，且一共模突波伴隨其間。該主動(dòng)負(fù)載主宰電路包括一對(duì)提升電路及一對(duì)主動(dòng)負(fù)載電路。該共模突波是經(jīng)由該對(duì)提升電路的對(duì)稱結(jié)構(gòu)而對(duì)消。至少一SET信號(hào)及至少一RESET信號(hào)反應(yīng)于一脈沖信號(hào)或一互補(bǔ)脈沖信號(hào)而提供給一閂鎖器。至少一SET信號(hào)或一RESET信號(hào)可被提升至該第一電壓或拉低至該第二電壓。該SET信號(hào)與該RESET信號(hào)的電壓差足夠驅(qū)動(dòng)一閂鎖器。
文檔編號(hào)H03K5/00GK101741228SQ200810173899
公開(kāi)日2010年6月16日 申請(qǐng)日期2008年11月21日 優(yōu)先權(quán)日2008年11月21日
發(fā)明者王焱平, 王燕暉, 陳培元 申請(qǐng)人:綠達(dá)光電股份有限公司