專(zhuān)利名稱(chēng)：一種增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及增量調(diào)制型轉(zhuǎn)換技術(shù)(∑ΔADC)，具體涉及一種∑ΔADC的抽取濾波裝置。
背景技術(shù)：
∑ΔADC以1位的低采樣分辨率和很高的采樣速率將模擬信號(hào)數(shù)字化，具有高可靠性、高穩(wěn)定性的優(yōu)點(diǎn)。
如圖1所示，為∑ΔADC裝置結(jié)構(gòu)示意圖，包括∑Δ調(diào)制器111、數(shù)字濾波器112、采樣抽取器113。將模擬信號(hào)輸入∑Δ調(diào)制器111，通過(guò)采樣、噪聲整形和數(shù)字濾波等方法進(jìn)行過(guò)采樣，增加有效分辨率，輸出1比特(bit)串行碼流。然后，數(shù)字濾波器112對(duì)1bit串行碼流進(jìn)行濾波，將濾波輸出碼流輸入采樣抽取器113進(jìn)行奈奎斯特采樣，降低有效采樣速度，使之符合分辨率和帶寬的要求。最后，輸出數(shù)字信號(hào)。
數(shù)字濾波器112和采樣抽取器113常采用有限沖擊響應(yīng)(FIR)結(jié)構(gòu)，F(xiàn)IR結(jié)構(gòu)涉及多個(gè)系數(shù)和乘法，硬件代價(jià)很高。目前，有效的解決方案是運(yùn)用級(jí)聯(lián)集成梳狀濾波器，一種線性相位低通FIR濾波器，系數(shù)全為1，其實(shí)現(xiàn)簡(jiǎn)便。如圖2所示，為現(xiàn)有技術(shù)中線性相位低通FIR濾波器結(jié)構(gòu)示意圖，包括積分模塊210、抽取器220、梳狀模塊230。
積分模塊210，由N個(gè)延遲深度為1的積分器串聯(lián)而成，其中，N為濾波器階數(shù)，圖中標(biāo)出了第一階的積分器211和第N階的積分器212。每個(gè)積分器由一個(gè)延遲寄存器和一個(gè)加法器構(gòu)成。所有附圖中，標(biāo)有Z-1的單元表示延遲寄存器，對(duì)其輸入的信號(hào)延時(shí)一個(gè)節(jié)拍后再輸出。碼率為fs的1bit串行碼流，經(jīng)過(guò)積分模塊210后輸入抽取器220。
抽取器220，實(shí)現(xiàn)對(duì)積分模塊210輸出碼流的1/R抽取，其中，R表示抽取率。抽取后，輸出碼率變?yōu)閒s/R。
梳狀模塊230，由N個(gè)延遲深度為1的梳狀單元串聯(lián)而成，圖中標(biāo)出了第一階的梳狀單元231和第N階的梳狀單元232。每個(gè)梳狀單元由一個(gè)延遲寄存器和一個(gè)加法器構(gòu)成。
現(xiàn)有技術(shù)中，將∑ΔADC用于電能計(jì)量時(shí)，∑ΔADC中的抽取濾波裝置由圖2所示的線性相位低通FIR構(gòu)成。參見(jiàn)圖3，為用于單項(xiàng)電表時(shí)的3階∑ΔADC的抽取濾波器裝置結(jié)構(gòu)示意圖，由兩組線性相位低通FIR濾波器構(gòu)成，即電流通道和電壓通道，此時(shí)，N為3。積分模塊310由3個(gè)延遲深度為1的積分器組成，令M為延遲深度，此時(shí)，M為1。設(shè)某一狀態(tài)時(shí)，延遲寄存器11存儲(chǔ)的電流信號(hào)為I1-1，延遲寄存器13存儲(chǔ)的電流信號(hào)為I2-1，延遲寄存器15存儲(chǔ)的電流信號(hào)為I3-1，積分器311與積分器312之間的電流信號(hào)為I1，積分器312與積分器313之間的電流信號(hào)為I2積分器313與抽取器320之間的電流信號(hào)為I3。設(shè)下一節(jié)拍輸入加法器12的電流信號(hào)(I_in)為I，則延遲寄存器11將存儲(chǔ)的電流信號(hào)I1-1輸入加法器12與電流信號(hào)I相加，得到結(jié)果I1；延遲寄存器13將存儲(chǔ)的電流信號(hào)I2-1輸入加法器14與電流信號(hào)I1相加，得到結(jié)果I2；延遲寄存器15將存儲(chǔ)的電流信號(hào)I3-1輸入加法器16與電流信號(hào)I2相加，得到輸出結(jié)果I3，其表達(dá)式為I1＝I1-1+I，I2＝I2-1+I1，I3＝I3-1+I2；則，I3＝I+I1-1+I2-1+I3-1。
同理，對(duì)電壓通道的積分模塊340，設(shè)某一狀態(tài)時(shí)，延遲寄存器31存儲(chǔ)的電壓信號(hào)為U1-1，延遲寄存器33存儲(chǔ)的電壓信號(hào)為U2-1，延遲寄存器35存儲(chǔ)的電壓信號(hào)為U3-1，積分器341與積分器342之間的電壓信號(hào)為U1，積分器342與積分器343之間的電壓信號(hào)為U2，積分器343與抽取器350之間的電壓信號(hào)為U3。設(shè)下一節(jié)拍輸入加法器32的電壓信號(hào)(U_in)為U，則延遲寄存器31將存儲(chǔ)的電壓信號(hào)U1-1輸入加法器32與電壓信號(hào)U相加，得到結(jié)果U1；延遲寄存器33將存儲(chǔ)的電壓信號(hào)U2-1輸入加法器34與電壓信號(hào)U1相加，得到結(jié)果U2；延遲寄存器35將存儲(chǔ)的電壓信號(hào)U3-1輸入加法器36與電壓信號(hào)U2相加，得到輸出結(jié)果U3，其表達(dá)式為U1＝U1-1+U，U2＝U2-1+U1，U3＝U3-1+U2；則，U3＝U+U1-1+U2-1+U3-1。
抽取器320，實(shí)現(xiàn)對(duì)積分模塊310輸出碼流的1/R抽取。抽取后，電流輸出碼率變?yōu)閒s/R。
抽取器350，實(shí)現(xiàn)對(duì)積分模塊340輸出碼流的1/R抽取。抽取后，電壓輸出碼率變?yōu)閒s/R。
梳狀模塊330，由3個(gè)延遲深度為1的梳狀單元組成，每個(gè)梳狀單元包括一個(gè)延遲寄存器和一個(gè)加法器。設(shè)某一狀態(tài)時(shí)，延遲寄存器21存儲(chǔ)的電流信號(hào)為I1-1，延遲寄存器23存儲(chǔ)的電流信號(hào)為I2-1，延遲寄存器25存儲(chǔ)的電流信號(hào)為I3-1，梳狀單元331與梳狀單元332之間的電流信號(hào)為I1，梳狀單元332與梳狀單元333之間的電流信號(hào)為I2，輸出梳狀單元333的電流信號(hào)(I_out)為I3。設(shè)下一節(jié)拍輸入加法器22的電流信號(hào)為I，則電流信號(hào)I輸入加法器22與延遲寄存器21輸出的電流信號(hào)I1-1相減，得到結(jié)果I1；電流信號(hào)I1輸入加法器24與延遲寄存器23輸出的電流信號(hào)I2-1相減，得到結(jié)果I2；電流信號(hào)I2輸入加法器26與延遲寄存器25輸出的電流信號(hào)I3-1相減，得到輸出結(jié)果I3，其表達(dá)式為I1＝I-I1-1，I2＝I1-I2-1，I3＝I2-I3-1；則，I3＝I-I1-1-I2-1-I3-1。
同理，對(duì)電壓通道的梳狀模塊360，設(shè)某一狀態(tài)時(shí)，延遲寄存器41存儲(chǔ)的電壓信號(hào)為U1-1，延遲寄存器43存儲(chǔ)的電壓信號(hào)為U2-1，延遲寄存器45存儲(chǔ)的電壓信號(hào)為U3-1，梳狀單元361與梳狀單元362之間的電壓信號(hào)為U1，梳狀單元362與梳狀單元363之間的電壓信號(hào)為U2，輸出梳狀單元363的電壓信號(hào)(U_out)為U3。設(shè)下一節(jié)拍輸入加法器42的電壓信號(hào)為U，則電壓信號(hào)U輸入加法器42與延遲寄存器41輸出的電壓信號(hào)U1-1相減，得到結(jié)果U1；電壓信號(hào)U1輸入加法器44與延遲寄存器43輸出的電壓信號(hào)U2-1相減，得到結(jié)果U2；電壓信號(hào)U2輸入加法器46與延遲寄存器45輸出的電壓信號(hào)U3-1相減，得到輸出結(jié)果U3，其表達(dá)式為U1＝U-U1-1，U2＝U1-U2-1，U3＝U2-U3-1；則，U3＝U-U1-1-U2-1-U3-1。
用于電能計(jì)量時(shí)，電流、電壓之間的相位差恒定，電流、電壓通道的數(shù)字處理盡量對(duì)稱(chēng)，電壓通道的電路由電流通道的電路復(fù)制而成。此結(jié)構(gòu)相比于常用的多系數(shù)FIR結(jié)構(gòu)，面積已大大削減。若電表為三相三線式，則∑ΔADC抽取濾波器由三組圖3所示的結(jié)構(gòu)，即6套完全相同的控制電路組成；若為三相四線電表，需加上零相電流，則有7套完全相同的控制電路。
現(xiàn)有技術(shù)中，∑ΔADC抽取濾波裝置可為N階，即圖3所示的積分模塊由N個(gè)積分器串聯(lián)而成，梳狀模塊由N個(gè)梳狀單元串聯(lián)而成?！痞DC抽取濾波裝置的延遲深度還可為2或2以上，設(shè)延遲深度為M，則圖3所示的各積分器和梳狀單元均由M個(gè)延遲寄存器串聯(lián)再與加法器相連?！痞DC抽取濾波裝置的通道數(shù)還可為3個(gè)或3個(gè)以上，設(shè)為變量K個(gè)，則圖3中有K套完全相同的控制電路。
由此可見(jiàn)，現(xiàn)有技術(shù)中各通道的抽取濾波器工作方式完全相同，邏輯單元冗余，導(dǎo)致電路結(jié)構(gòu)分散，且芯片成本很高。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置，該裝置可以減少邏輯單元，降低芯片成本。
為了實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的本發(fā)明公開(kāi)了一種增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置，包含第一狀態(tài)控制單元、信號(hào)預(yù)處理模塊、積分模塊、抽取器和梳狀模塊；所述的信號(hào)預(yù)處理模塊，由第一狀態(tài)控制單元控制，實(shí)現(xiàn)K通道輸入信號(hào)的并轉(zhuǎn)串操作，將輸出的串行碼流傳送給積分模塊；
所述的積分模塊，接收從預(yù)處理模塊傳送的信號(hào)，其由N個(gè)積分器串聯(lián)，N為積分模塊的階數(shù)；每個(gè)積分器包括KM個(gè)相互串聯(lián)的延遲寄存器和一個(gè)加法器，M為積分器的延遲深度；輸入各積分器的信號(hào)進(jìn)入所述加法器，與所述串聯(lián)的KM個(gè)延遲寄存器中第1個(gè)延遲寄存器輸入的信號(hào)相加，輸出結(jié)果分為兩路，一路作為該積分器的輸出，另一路輸入與所述串聯(lián)的KM個(gè)延遲寄存器中第KM個(gè)延遲寄存器；所述的抽取器，實(shí)現(xiàn)對(duì)積分模塊輸出碼流的1/R抽取，R為抽取率；所述的梳狀模塊，與抽取器相連，輸出串行碼流。
所述的梳狀模塊包含第一、二多路選擇器、梳狀單元、反饋單元、第二狀態(tài)控制單元；所述的第二狀態(tài)控制單元，向第一、二多路選擇器輸入狀態(tài)控制信號(hào)；所述的第一多路選擇器，由第二狀態(tài)控制單元控制，接收從抽取器和反饋單元傳送的信號(hào)，在裝置設(shè)定的第1至K拍時(shí)，多路選擇器選通從抽取器傳送的信號(hào)，在第K+1至NKM拍時(shí)，多路選擇器選通從反饋單元傳送的信號(hào)；所述的梳狀單元，接收從第一多路選擇器傳送的信號(hào)，其由NKM個(gè)串聯(lián)的延遲寄存器和一個(gè)加法器組成；從第一多路選擇器輸入的信號(hào)分兩路，一路進(jìn)入所述串聯(lián)的NKM個(gè)延遲寄存器中的第1個(gè)延遲寄存器，一路進(jìn)入所述加法器，與所述串聯(lián)的NKM個(gè)延遲寄存器中的第NKM個(gè)延遲寄存器輸出的信號(hào)相減，得到輸出結(jié)果，輸出分為兩路，一路輸入第二多路選擇器，一路輸入反饋單元；所述的反饋單元，由K個(gè)延遲寄存器串聯(lián)而成，接收來(lái)自梳狀單元的信號(hào)，并將輸出信號(hào)傳送給第一多路選擇器；所述的第二多路選擇器，由第二狀態(tài)控制單元控制，接收從梳狀單元傳送的信號(hào)，在裝置設(shè)定的第1至NKM-K拍時(shí)，所述的第二多路選擇器關(guān)閉，不輸出數(shù)據(jù)；在設(shè)定的第NKM-K+1至NKM拍時(shí)，所述的第二多路選擇器選通，將梳狀模塊的結(jié)果輸出。
所述梳狀模塊還可由N個(gè)梳狀單元串聯(lián)；每個(gè)梳狀單元包括KM個(gè)相互串聯(lián)的延遲寄存器和一個(gè)加法器；輸入各梳狀單元的信號(hào)分為兩路，一路進(jìn)入所述串聯(lián)的KM個(gè)延遲寄存器中第1個(gè)延遲寄存器，一路進(jìn)入加法器，與所述串聯(lián)的KM個(gè)延遲寄存器中第KM個(gè)延遲寄存器輸出的信號(hào)相減，輸出結(jié)果作為梳狀單元的輸出。
所述的第一、二狀態(tài)控制單元可以為計(jì)數(shù)器或?qū)崿F(xiàn)狀態(tài)控制的時(shí)序邏輯電路。
所述第二狀態(tài)控制單元可以為兩個(gè)獨(dú)立的狀態(tài)控制單元，分別向第一、二多路選擇器輸入狀態(tài)控制信號(hào)。
所述信號(hào)預(yù)處理模塊的輸入可以為電流碼流I-bit和電壓碼流U-bit。
由本發(fā)明的技術(shù)方案可見(jiàn)，本發(fā)明提供的一種增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置，在電路中加入簡(jiǎn)單的邏輯單元，如信號(hào)預(yù)處理模塊和狀態(tài)控制單元，將K通道碼流合并為一路通道，大大削減了現(xiàn)有技術(shù)中加法器個(gè)數(shù)，使電路結(jié)構(gòu)很緊湊，并且大大降低了芯片成本。


圖1為∑ΔADC裝置結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)中線性相位低通FIR濾波器結(jié)構(gòu)示意圖；圖3為現(xiàn)有技術(shù)中用于單項(xiàng)電表的3階∑ΔADC抽取濾波裝置結(jié)構(gòu)示意圖；圖4本發(fā)明中用于單項(xiàng)電表的3階∑ΔADC抽取濾波裝置結(jié)構(gòu)示意圖；圖5為圖4中梳狀模塊的等效電路圖；圖6為圖4中梳狀單元的結(jié)構(gòu)示意圖；圖7為圖4中反饋單元的結(jié)構(gòu)示意圖；圖8為本發(fā)明中用于單項(xiàng)電表的4階∑ΔADC抽取濾波裝置結(jié)構(gòu)示意圖；圖9為本發(fā)明中用于4通道的3階∑ΔADC抽取濾波裝置結(jié)構(gòu)示意圖；圖10為圖9中梳狀模塊的等效電路圖。
具體實(shí)施例方式
下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明再作進(jìn)一步詳細(xì)的說(shuō)明。
參見(jiàn)圖4，為本發(fā)明中用于單相電表的3階∑ΔADC抽取濾波裝置結(jié)構(gòu)示意圖，此時(shí)，N為3。其包括狀態(tài)控制單元1、信號(hào)預(yù)處理模塊400、積分模塊410、抽取器420和梳狀模塊430。
狀態(tài)控制單元1，可以是計(jì)數(shù)器，也可以是實(shí)現(xiàn)狀態(tài)控制的時(shí)序邏輯電路，其輸入為2倍于過(guò)采樣頻率的時(shí)鐘。
本說(shuō)明書(shū)中所述的所有狀態(tài)控制單元，都可以是計(jì)數(shù)器，也可以是實(shí)現(xiàn)狀態(tài)控制的時(shí)序邏輯電路。狀態(tài)控制單元1為計(jì)數(shù)器時(shí)，從0開(kāi)始計(jì)數(shù)，計(jì)到1清零，再?gòu)?開(kāi)始計(jì)，如此反復(fù)；狀態(tài)控制單元1為實(shí)現(xiàn)狀態(tài)控制的時(shí)序邏輯電路時(shí)，從第一狀態(tài)開(kāi)始，轉(zhuǎn)換到第二狀態(tài)，清空，再?gòu)牡谝粻顟B(tài)開(kāi)始，如此反復(fù)，例如，可假設(shè)第一、二狀態(tài)分別為狀態(tài)A和狀態(tài)B。本說(shuō)明書(shū)下面的描述中，皆以計(jì)數(shù)器為例，對(duì)狀態(tài)控制單元進(jìn)行說(shuō)明。
若輸入信號(hào)預(yù)處理模塊400的信號(hào)通道數(shù)為K，則狀態(tài)控制單元1的輸入為K倍于過(guò)采樣頻率的時(shí)鐘。從0開(kāi)始計(jì)數(shù)，計(jì)到K-1清零，再?gòu)?開(kāi)始計(jì)，如此反復(fù)。
信號(hào)預(yù)處理模塊400，實(shí)現(xiàn)對(duì)電流碼流I-bit、電壓碼流U-bit的并轉(zhuǎn)串操作。信號(hào)預(yù)處理模塊400由狀態(tài)控制單元1控制，狀態(tài)控制單元1計(jì)數(shù)為0時(shí)，選通I-bit通道，計(jì)數(shù)為1時(shí)，選通U-bit通道。設(shè)過(guò)采樣之后的并行輸入I-bit、U-bit的碼率均為fs，經(jīng)信號(hào)預(yù)處理模塊400后碼率變?yōu)?fs，其輸出為串行信號(hào)I-in，U-in......I-in，U-in......。
若輸入信號(hào)預(yù)處理模塊400的信號(hào)通道數(shù)為K，設(shè)其碼率均為fs，則經(jīng)信號(hào)預(yù)處理模塊400信號(hào)并轉(zhuǎn)串后，碼率變?yōu)镵fs。
積分模塊410，接收從信號(hào)預(yù)處理模塊400輸入的串行碼流。積分模塊410由延遲深度為2的三個(gè)積分器串聯(lián)組成，每個(gè)積分器由兩個(gè)延遲寄存器和一個(gè)加法器構(gòu)成。設(shè)初始狀態(tài)時(shí)，延遲寄存器52存儲(chǔ)的電流信號(hào)為I1-1，延遲寄存器55存儲(chǔ)的電流信號(hào)為I2-1，延遲寄存器58存儲(chǔ)的電流信號(hào)為I3-1；延遲寄存器51存儲(chǔ)的電壓信號(hào)為U1-1，延遲寄存器54存儲(chǔ)的電壓信號(hào)為U2-1，延遲寄存器57存儲(chǔ)的電壓信號(hào)為U3-1；積分器411與積分器412之間的電流信號(hào)為I1，積分器412與積分器413之間的電流信號(hào)為I2，積分器413與抽取器420之間的電流信號(hào)為I3。第一拍時(shí)，設(shè)輸入加法器53的電流信號(hào)為I，則延遲寄存器52將存儲(chǔ)的電流信號(hào)I1-1輸入加法器53與電流信號(hào)I相加，得到輸出結(jié)果I1，將I1分為兩路，一路輸入延遲寄存器51，一路傳送給加法器56；延遲寄存器55將存儲(chǔ)的電流信號(hào)I2-1輸入加法器56與電流信號(hào)I1相加，得到結(jié)果I2，將I2分為兩路，一路輸入延遲寄存器54，一路傳送給加法器59；延遲寄存器58將存儲(chǔ)的電流信號(hào)I3-1輸入加法器59與電流信號(hào)I2相加，得到輸出結(jié)果I3，將I3分為兩路，一路輸入延遲寄存器57，一路傳送給抽取器420。同時(shí)，電壓信號(hào)U1-1從延遲寄存器51移至延遲寄存器52，電壓信號(hào)U2-1從延遲寄存器54移至延遲寄存器55，電壓信號(hào)U3-1從延遲寄存器57移至延遲寄存器58。
第一拍結(jié)束后，設(shè)積分器411與積分器412之間的電壓信號(hào)為U1，積分器412與積分器413之間的電壓信號(hào)為U2，積分器413與抽取器420之間電壓信號(hào)為U3。第二拍時(shí)，設(shè)輸入加法器53的電壓信號(hào)為U，則延遲寄存器52將存儲(chǔ)的電流信號(hào)U1-1輸入加法器53與電壓信號(hào)U相加，得到結(jié)果U1，將U1分為兩路，一路輸入延遲寄存器51，一路傳送給加法器56；延遲寄存器55將存儲(chǔ)的電壓信號(hào)U2-1輸入加法器56與電壓信號(hào)U1相加，得到結(jié)果U2，將U2分為兩路，一路輸入延遲寄存器54，一路傳送給加法器59；延遲寄存器58將存儲(chǔ)的電壓信號(hào)U3-1輸入加法器59與電壓信號(hào)U2相加，得到輸出結(jié)果U3，將U3分為兩路，一路輸入延遲寄存器57，一路傳送給抽取器420。上述過(guò)程的表達(dá)式分別為第一拍，I1＝I1-1+I，I2＝I2-1+I1，I3＝I3-1+I2；則，I3＝I+I1-1+I2-1+I3-1。
第二拍，U1＝U1-1+U，U2＝U2-1+U1，U3＝U3-1+U2；則，U3＝U+U1-1+U2-1+U3-1。
由此可見(jiàn)，在相同的初始狀態(tài)下，積分模塊410輸出的串行電流、電壓值，與圖3中積分模塊310輸出的電流值、積分模塊410輸出的并行電壓值相同，二者為等效電路。
若圖3所示的電路為N階，其通道數(shù)為K，延遲深度為M，則本發(fā)明中圖4的積分模塊410由N個(gè)延遲深度為KM的積分器串聯(lián)而成，即每個(gè)積分器由KM個(gè)延遲寄存器串聯(lián)，再與加法器相連。
同理，可以根據(jù)圖3所示的梳狀模塊330、梳狀模塊360得到圖5所示的等效電路。此等效電路由延遲深度為2的三個(gè)梳狀單元串聯(lián)組成，每個(gè)梳狀單元由兩個(gè)延遲寄存器和一個(gè)加法器構(gòu)成。設(shè)初始狀態(tài)時(shí)，延遲寄存器62存儲(chǔ)的電流信號(hào)為I1-1，延遲寄存器65存儲(chǔ)的電流信號(hào)為I2-1，延遲寄存器68存儲(chǔ)的電流信號(hào)為I3-1；延遲寄存器61存儲(chǔ)的電壓信號(hào)為U1-1，延遲寄存器64存儲(chǔ)的電壓信號(hào)為U2-1，延遲寄存器67存儲(chǔ)的電壓信號(hào)為U3-1；梳狀單元511與梳狀單元512之間的電流信號(hào)為I1，梳狀單元512與梳狀單元513之間的電流信號(hào)為I2，由梳狀單元513輸出的電流信號(hào)為I3。第一拍時(shí)，設(shè)輸入加法器63的電流信號(hào)為I，則電流信號(hào)I輸入加法器63與延遲寄存器62輸出的電流信號(hào)I1-1相減，得到輸出結(jié)果I1，將I1分為兩路，一路輸入延遲寄存器64，一路傳送給加法器66；電流信號(hào)I1輸入加法器66與延遲寄存器65輸出的電流信號(hào)I2-1相減，得到輸出結(jié)果I2，將I2分為兩路，一路輸入延遲寄存器67，一路傳送給加法器69；電流信號(hào)I2輸入加法器69與延遲寄存器68輸出的電流信號(hào)I3-1相減，得到輸出結(jié)果I3。同時(shí)，電壓信號(hào)U1-1從延遲寄存器61移至延遲寄存器62，電壓信號(hào)U2-1從延遲寄存器64移至延遲寄存器65，電壓信號(hào)U3-1從延遲寄存器67移至延遲寄存器68。
第一拍結(jié)束后，設(shè)梳狀單元511與梳狀單元512之間的電壓信號(hào)為U1，梳狀單元512與梳狀單元513之間的電壓信號(hào)為U2，由積分器413輸出的電壓信號(hào)為U3。第二拍時(shí)，設(shè)輸入加法器63的電壓信號(hào)為U，則電壓信號(hào)U輸入加法器63與延遲寄存器62輸出的電壓信號(hào)U1-1相減，得到結(jié)果U1，將U1分為兩路，一路輸入延遲寄存器64，一路傳送給加法器66；電壓信號(hào)U1輸入加法器66與延遲寄存器65輸出的電壓信號(hào)U2-1相減，得到結(jié)果U2，將U2分為兩路，一路輸入延遲寄存器67，一路傳送給加法器69；電壓信號(hào)U2輸入加法器69與延遲寄存器68輸出的電壓信號(hào)U3-1相減，得到輸出結(jié)果U3。上述過(guò)程的表達(dá)式分別為第一拍，I1＝I-I1-1，I2＝I1-I2-1，I3＝I2-I3-1；則，I3＝I-I1-1-I2-1-I3-1。
第二拍，U1＝U-U1-1，U2＝U1-U2-1，U3＝U2-U3-1；則，U3＝U-U1-1-U2-1-U3-1。
由此可見(jiàn)，在相同的初始狀態(tài)下，圖5所示電路輸出的串行電流、電壓值，與圖3中梳狀模塊330輸出的電流值、梳狀模塊360輸出的并行電壓值相同，二者為等效電路。
若圖3所示的電路為N階，其通道數(shù)為K，延遲深度為M，則本發(fā)明中圖5所示的梳狀模塊由N個(gè)延遲深度為KM的梳狀單元串聯(lián)而成，即每個(gè)梳狀單元由KM個(gè)延遲寄存器串聯(lián)，再與加法器相連。
抽取器420，實(shí)現(xiàn)對(duì)積分模塊410輸出碼流的1/R抽取。抽取后，輸出碼率變?yōu)?fs/R。
梳狀模塊430，接收從抽取器420輸入的串行碼流。梳狀模塊430包括狀態(tài)控制單元2、多路選擇器1、梳狀單元431、反饋單元432和多路選擇器2。
狀態(tài)控制單元2，向多路選擇器1和多路選擇器2輸入狀態(tài)控制信號(hào)。從1開(kāi)始對(duì)系統(tǒng)時(shí)鐘計(jì)數(shù)，計(jì)到6為止，再?gòu)?開(kāi)始，如此反復(fù)。
狀態(tài)控制單元2可以用兩個(gè)獨(dú)立的狀態(tài)控制單元代替，分別向多路選擇器1和多路選擇器2輸入狀態(tài)控制信號(hào)。
若圖3所示的電路為N階，其通道數(shù)為K，延遲深度為M，則本發(fā)明中圖4所示狀態(tài)控制單元2從1開(kāi)始對(duì)系統(tǒng)時(shí)鐘計(jì)數(shù)，計(jì)到NKM為止，再?gòu)?開(kāi)始，如此反復(fù)。
多路選擇器1，根據(jù)狀態(tài)控制單元2的計(jì)數(shù)值，在增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置設(shè)定的第1、2控制節(jié)拍時(shí)，多路選擇器1選通從抽取器410傳送的數(shù)據(jù)；在裝置設(shè)定的第3至第6拍時(shí)，多路選擇器1選通從反饋單元432傳送的數(shù)據(jù)。由多路選擇器1輸出的信號(hào)碼率變?yōu)?fs/R。
狀態(tài)控制單元2的計(jì)數(shù)值為1至6，可以設(shè)定為分別對(duì)應(yīng)增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置設(shè)定的第1至6拍，則有狀態(tài)控制單元2計(jì)數(shù)為1、2時(shí)，對(duì)應(yīng)裝置設(shè)定的第1、2拍，多路選擇器1選通從抽取器420傳送的數(shù)據(jù)；狀態(tài)控制單元2計(jì)數(shù)為3至6時(shí)，對(duì)應(yīng)裝置設(shè)定的第3至第6拍，多路選擇器1選通從反饋單元432傳送的數(shù)據(jù)。
若圖3所示的電路為N階，延遲深度為M，輸入信號(hào)預(yù)處理模塊400的信號(hào)通道數(shù)為K，各通道信號(hào)碼率均為fs，則本發(fā)明圖4中，當(dāng)狀態(tài)控制單元2計(jì)數(shù)為1至K時(shí)，多路選擇器1選通從抽取器420過(guò)來(lái)的輸入；當(dāng)計(jì)數(shù)為K+1至NKM時(shí)，多路選擇器1選通從反饋單元432傳送的數(shù)據(jù)；由多路選擇器1輸出信號(hào)碼率變?yōu)镹KMfs/R。
梳狀單元431，為如圖6所示的結(jié)構(gòu)，由六個(gè)延遲寄存器串聯(lián)，再與加法器77相連。
若圖3所示的電路為N階，通道數(shù)為K，延遲深度為M，則本發(fā)明圖4中，梳狀單元431由NKM個(gè)延遲寄存器串聯(lián)，再與加法器77相連。
反饋單元432，為如圖7所示的結(jié)構(gòu)，由延遲寄存器81和延遲寄存器82串聯(lián)而成。
若圖3所示的電路通道數(shù)為K，則本發(fā)明圖4中，反饋單元432由K個(gè)延遲寄存器串聯(lián)而成。
多路選擇器2，根據(jù)狀態(tài)控制單元2的計(jì)數(shù)值，在增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置設(shè)定的第1至第4拍時(shí)，多路選擇器2關(guān)閉，不輸出數(shù)據(jù)；在裝置設(shè)定的第5、6拍時(shí)，多路選擇器2選通，將梳狀單元431的結(jié)果輸出，輸出碼率為2fs/R。
狀態(tài)控制單元2計(jì)數(shù)為1至4時(shí)，對(duì)應(yīng)裝置設(shè)定的第1至4拍，多路選擇器2關(guān)閉，不輸出數(shù)據(jù)；狀態(tài)控制單元2計(jì)數(shù)為5、6時(shí)，對(duì)應(yīng)裝置設(shè)定的第5、6拍，多路選擇器2選通，將梳狀單元431的結(jié)果輸出。
若圖3所示的電路為N階，延遲深度為M，輸入信號(hào)預(yù)處理模塊400的信號(hào)通道數(shù)為K，各通道信號(hào)碼率均為fs，則本發(fā)明圖4中，當(dāng)狀態(tài)控制單元2計(jì)數(shù)為1至NKM-K時(shí)，多路選擇器2關(guān)閉，不輸出數(shù)據(jù)；當(dāng)計(jì)數(shù)為NKM-K+1至NKM時(shí)，多路選擇器2選通，將梳狀單元431的結(jié)果輸出，輸出碼率為Kfs/R。
圖4中梳狀模塊430與圖5所示電路的等效，下面為二者等效的證明過(guò)程。設(shè)初始狀態(tài)時(shí)延遲寄存器71存儲(chǔ)的電壓信號(hào)為U3-1；延遲寄存器72存儲(chǔ)的電流信號(hào)為I3-1；延遲寄存器73存儲(chǔ)的電壓信號(hào)為U2-1；延遲寄存器74存儲(chǔ)的電流信號(hào)為I2-1；延遲寄存器75存儲(chǔ)的電壓信號(hào)為U1-1；延遲寄存器76存儲(chǔ)的電流信號(hào)為I1-1；延遲寄存器81存儲(chǔ)的信號(hào)為X；延遲寄存器82存儲(chǔ)的信號(hào)為Y。
第一拍，多路選擇器1選通抽取器420輸入的信號(hào)，設(shè)其為電流信號(hào)I。I輸入加法器77與延遲寄存器76輸入的電流信號(hào)I1-1相減，得到結(jié)果I1，I1＝I-I1-1。多路選擇器2關(guān)閉，I1輸入延遲寄存器81存儲(chǔ)，同時(shí)I輸入延遲寄存器71；U3-1從延遲寄存器71移至延遲寄存器72；I3-1從延遲寄存器72移至延遲寄存器73；U2-1從延遲寄存器73移至延遲寄存器74；I2-1從延遲寄存器74移至延遲寄存器75；U1-1從延遲寄存器75移至延遲寄存器76；此時(shí)，反饋回路關(guān)閉，X從延遲寄存器81移至延遲寄存器82，替換Y。
第二拍，多路選擇器1選通抽取器420輸入的信號(hào)，設(shè)其為電壓信號(hào)U。U輸入加法器77與延遲寄存器76輸入的電壓信號(hào)U1-1相減，得到結(jié)果U1，U1＝U-U1-1。多路選擇器2關(guān)閉，U1輸入延遲寄存器81存儲(chǔ)，同時(shí)
U輸入延遲寄存器71；I從延遲寄存器71移至延遲寄存器72；U3-1從延遲寄存器72移至延遲寄存器73；I3-1從延遲寄存器73移至延遲寄存器74；U2-1從延遲寄存器74移至延遲寄存器75；I2-1從延遲寄存器75移至延遲寄存器76；此時(shí)，反饋回路關(guān)閉，I1從延遲寄存器81移至延遲寄存器82，替換X。
第三拍，多路選擇器1選通反饋單元432回路，I1從延遲寄存器82輸出，分別輸入延遲寄存器71和加法器77。I1輸入加法器77與延遲寄存器76輸入的電流信號(hào)I2-1相減，得到結(jié)果I2，I2＝I1-I2-1。多路選擇器2關(guān)閉，I2輸入延遲寄存器81存儲(chǔ)，同時(shí)U從延遲寄存器71移至延遲寄存器72；I從延遲寄存器72移至延遲寄存器73；U3-1從延遲寄存器73移至延遲寄存器74；I3-1從延遲寄存器74移至延遲寄存器75；U2-1從延遲寄存器75移至延遲寄存器76；U1從延遲寄存器81移至延遲寄存器82。
第四拍，多路選擇器1選通反饋單元432回路，U1從延遲寄存器82輸出，分別輸入延遲寄存器71和加法器77。U1輸入加法器77與延遲寄存器76輸入的電壓信號(hào)U2-1相減，得到結(jié)果U2，U2＝U1-U2-1。多路選擇器2關(guān)閉，U2輸入延遲寄存器81存儲(chǔ)，同時(shí)I1從延遲寄存器71移至延遲寄存器72；U從延遲寄存器72移至延遲寄存器73；I從延遲寄存器73移至延遲寄存器74；U3-1從延遲寄存器74移至延遲寄存器75；I3-1從延遲寄存器75移至延遲寄存器76；I2從延遲寄存器81移至延遲寄存器82。
第五拍，多路選擇器1選通反饋單元432回路，I2從延遲寄存器82輸出，分別輸入延遲寄存器71和加法器77。I2輸入加法器77與延遲寄存器76輸入的電流信號(hào)I3-1相減，得到結(jié)果I3，I3＝I2-I3-1，I3輸入延遲寄存器81。由第一拍的運(yùn)算結(jié)果I1＝I-I1-1，和第三拍的運(yùn)算結(jié)果I2＝I1-I2-1可以得到I3＝I-I1-1-I2-1-I3-1。多路選擇器2選通，輸出I3。同時(shí)U1從延遲寄存器71移至延遲寄存器72；I1從延遲寄存器72移至延遲寄存器73；U從延遲寄存器73移至延遲寄存器74；I從延遲寄存器74移至延遲寄存器75；U3-1從延遲寄存器75移至延遲寄存器76；U2從延遲寄存器81移至延遲寄存器82。
第六拍，多路選擇器1選通反饋單元432回路，U2從延遲寄存器82輸出，分別輸入延遲寄存器71和加法器77。U2輸入加法器77與延遲寄存器76輸入的電壓信號(hào)U3-1相減，得到結(jié)果U3，U3＝U2-U3-1。由第二拍的運(yùn)算結(jié)果U1＝U-U1-1，和第四拍的運(yùn)算結(jié)果U2＝U1-U2-1可以得到U3＝U-U1-1-U2-1-U3-1。多路選擇器2選通，輸出U3。同時(shí)I2從延遲寄存器71移至延遲寄存器72；U1從延遲寄存器72移至延遲寄存器73；I1從延遲寄存器73移至延遲寄存器74；U從延遲寄存器74移至延遲寄存器75；I從延遲寄存器75移至延遲寄存器76；I3從延遲寄存器81移至延遲寄存器82。
若圖3所示的電路階數(shù)為N，延遲深度為M，輸入信號(hào)預(yù)處理模塊的信號(hào)通道數(shù)為K，則對(duì)多路選擇器2的輸入狀態(tài)進(jìn)行控制的狀態(tài)控制單元2，從1計(jì)數(shù)到NKM，再?gòu)?開(kāi)始反復(fù)計(jì)數(shù)，上述過(guò)程就需NKM拍完成。
由此可見(jiàn)，在相同的初始狀態(tài)下，圖4中梳狀模塊430與圖5所示電路輸出的電流、電壓值相同，即二者等效。圖5所示的電路與圖3所示的梳狀模塊330、梳狀模塊360二者等效，所以圖4梳狀模塊430與圖3所示的梳狀模塊330、梳狀模塊360，二者等效。故，圖3所示的現(xiàn)有技術(shù)中用于單項(xiàng)電表的3階∑ΔADC抽取濾波裝置結(jié)構(gòu)與圖4所示的本發(fā)明結(jié)構(gòu)等效。
本發(fā)明圖4所示的∑ΔADC抽取濾波裝置，用于電能計(jì)量，其輸入為電流碼流I-bit、電壓碼流U-bit，若用于其他情況，輸入將為不同的碼流。
當(dāng)然，圖3所示的電路階數(shù)N、延遲深度M和輸入信號(hào)預(yù)處理模塊的信號(hào)通道數(shù)K，可以是其他任意值，相應(yīng)地，圖4、圖5電路各部分將進(jìn)行與各變量數(shù)相關(guān)的改進(jìn)。
參見(jiàn)圖8，為本發(fā)明中用于單項(xiàng)電表的4階∑ΔADC抽取濾波裝置結(jié)構(gòu)示意圖，此時(shí)，N為4，M為1，K為2。
狀態(tài)控制單元3、信號(hào)預(yù)處理模塊800、抽取器820和反饋電路832與圖4中相應(yīng)結(jié)構(gòu)相同。
積分模塊810，由4個(gè)延遲深度為2的積分器串聯(lián)。
狀態(tài)控制單元4，向多路選擇器3和多路選擇器4輸入狀態(tài)控制信號(hào)。從1開(kāi)始對(duì)系統(tǒng)時(shí)鐘計(jì)數(shù)，計(jì)到8為止，再?gòu)?開(kāi)始，如此反復(fù)。
狀態(tài)控制單元4可以用兩個(gè)獨(dú)立的狀態(tài)控制單元代替，分別向多路選擇器3和多路選擇器4輸入狀態(tài)控制信號(hào)。
多路選擇器3，根據(jù)狀態(tài)控制單元4的計(jì)數(shù)值，在增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置設(shè)定的第1、2拍時(shí)，選通從抽取器820傳送的信號(hào)；在裝置設(shè)定的第3至8拍時(shí)，選通從反饋單元832傳送的信號(hào)。由多路選擇器3輸出信號(hào)碼率變?yōu)?fs/R。
狀態(tài)控制單元4的計(jì)數(shù)值為1至8，可以設(shè)定為分別對(duì)應(yīng)增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置設(shè)定的第1至8拍，則有狀態(tài)控制單元4計(jì)數(shù)為1、2時(shí)，對(duì)應(yīng)裝置設(shè)定的第1、2拍，多路選擇器3選通從抽取器820傳送的數(shù)據(jù)；狀態(tài)控制單元2計(jì)數(shù)為3至8時(shí)，對(duì)應(yīng)裝置設(shè)定的第3至第8拍，多路選擇器3選通從反饋單元832傳送的數(shù)據(jù)。
梳狀單元831，由八個(gè)延遲寄存器串聯(lián)，再與一個(gè)加法器相連。
多路選擇器4，根據(jù)狀態(tài)控制單元4的計(jì)數(shù)值，在增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置設(shè)定的第1至6拍時(shí)，多路選擇器4關(guān)閉，不輸出數(shù)據(jù)；在裝置設(shè)定的第7、8拍時(shí)，多路選擇器4選通，將梳狀單元831的結(jié)果輸出，輸出碼率為2fs/R。
狀態(tài)控制單元4計(jì)數(shù)為1至6時(shí)，對(duì)應(yīng)裝置設(shè)定的第1至6拍，多路選擇器4關(guān)閉，不輸出數(shù)據(jù)；狀態(tài)控制單元4計(jì)數(shù)為7、8時(shí)，對(duì)應(yīng)裝置設(shè)定的第7、8拍，多路選擇器4選通，將梳狀單元831的結(jié)果輸出。
與圖4的梳狀模塊430和圖五所示電路等效類(lèi)似，圖8中的梳狀模塊830與由四個(gè)圖5所示的梳狀單元511串聯(lián)而成的電路等效。
參見(jiàn)圖9，為本發(fā)明中用于4通道的3階∑ΔADC抽取濾波裝置結(jié)構(gòu)示意圖，此時(shí)，N為3，M為1，K為4。
狀態(tài)控制單元5，其輸入為4倍于過(guò)采樣頻率的時(shí)鐘。從0開(kāi)始計(jì)數(shù)，計(jì)到3清零，再?gòu)?開(kāi)始計(jì)，如此反復(fù)。
信號(hào)預(yù)處理模塊900，實(shí)現(xiàn)對(duì)碼流I-bit、碼流U-bit、碼流P-bit、碼流Q-bit的并轉(zhuǎn)串操作。信號(hào)預(yù)處理模塊900由狀態(tài)控制單元5控制，狀態(tài)控制單元5計(jì)數(shù)為0時(shí)，選通I-bit通道；計(jì)數(shù)為1時(shí)，選通U-bit通道；計(jì)數(shù)為2時(shí)，選通P-bit通道；計(jì)數(shù)為3時(shí)，選通Q-bit通道。設(shè)過(guò)采樣之后的并行輸入I-bit、U-bit、P-bit、Q-bit的碼率均為fs，經(jīng)信號(hào)預(yù)處理模塊900后碼率變?yōu)?fs，其輸出為串行信號(hào)I-in、U-in、P-in、Q-in......I-in、U-in、P-in、Q-in......。
積分模塊910，由3個(gè)延遲深度為4的積分器串聯(lián)。
抽取器920與圖4中抽取器420相同。
狀態(tài)控制單元6，對(duì)多路選擇器5和多路選擇器6進(jìn)行控制，從1開(kāi)始對(duì)系統(tǒng)時(shí)鐘計(jì)數(shù)，計(jì)到12為止，再?gòu)?開(kāi)始，如此反復(fù)。
狀態(tài)控制單元6可以用兩個(gè)獨(dú)立的狀態(tài)控制單元代替，分別向多路選擇器5和多路選擇器6輸入狀態(tài)控制信號(hào)。
多路選擇器5，根據(jù)狀態(tài)控制單元6的計(jì)算值，在增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置設(shè)定的第1至4拍時(shí)，多路開(kāi)關(guān)5選通從抽取器920傳送的信號(hào)；在裝置設(shè)定的第5至12拍時(shí)，多路選擇器5選通從反饋單元932傳送的數(shù)據(jù)。并且，由多路選擇器5輸出信號(hào)碼率變?yōu)?2fs/R。
狀態(tài)控制單元6的計(jì)數(shù)值為1至12，可以設(shè)定為分別對(duì)應(yīng)增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置設(shè)定的第1至12拍，則有狀態(tài)控制單元6計(jì)數(shù)為1至4時(shí)，對(duì)應(yīng)裝置設(shè)定的第1至4拍，多路選擇器5選通從抽取器920傳送的數(shù)據(jù)；狀態(tài)控制單元6計(jì)數(shù)為5至12時(shí)，對(duì)應(yīng)裝置設(shè)定的第5至12拍，多路選擇器5選通從反饋單元932傳送的數(shù)據(jù)。
梳狀單元931，由十二個(gè)延遲寄存器串聯(lián)，再與一個(gè)加法器相連。
多路選擇器6，根據(jù)狀態(tài)控制單元6的計(jì)算值，在增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置設(shè)定的第1至8拍時(shí)，多路選擇器6關(guān)閉，不輸出數(shù)據(jù)；在裝置設(shè)定的第9至12拍時(shí)，多路選擇器6選通，將梳狀單元931的結(jié)果輸出，輸出碼率為4fs/R。
狀態(tài)控制單元6計(jì)數(shù)為1至8時(shí)，對(duì)應(yīng)裝置設(shè)定的第1至8拍，多路選擇器6關(guān)閉，不輸出數(shù)據(jù)；狀態(tài)控制單元6計(jì)數(shù)為9至12時(shí)，對(duì)應(yīng)裝置設(shè)定的第9至12拍，多路選擇器6選通，將梳狀單元931的結(jié)果輸出。
參見(jiàn)圖10，為圖9中梳狀模塊930的等效電路圖，由梳狀單元1001、梳狀單元1002和梳狀單元1003串聯(lián)而成，每個(gè)梳狀單元由4個(gè)延遲寄存器串聯(lián)，再與加法器相連。與圖4的梳狀模塊430和圖五所示電路等效類(lèi)似，圖9中的梳狀模塊930和圖10所示的電路等效。
由上述實(shí)施例可見(jiàn)，本發(fā)明提供的增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置，大大減少了邏輯單元的數(shù)目，且電路結(jié)構(gòu)緊湊，降低了芯片成本。
權(quán)利要求
1.一種增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置，其特征在于，包含第一狀態(tài)控制單元、信號(hào)預(yù)處理模塊、積分模塊、抽取器和梳狀模塊；所述的信號(hào)預(yù)處理模塊，由第一狀態(tài)控制單元控制，實(shí)現(xiàn)K通道輸入信號(hào)的并轉(zhuǎn)串操作，將輸出的串行碼流傳送給積分模塊；所述的積分模塊，由N個(gè)積分器串聯(lián)，N為積分模塊的階數(shù)；每個(gè)積分器包括KM個(gè)相互串聯(lián)的延遲寄存器和一個(gè)加法器，M為積分器的延遲深度；輸入各積分器的信號(hào)進(jìn)入所述加法器，與所述串聯(lián)的KM個(gè)延遲寄存器中第1個(gè)延遲寄存器輸入的信號(hào)相加，輸出結(jié)果分為兩路，一路作為該積分器的輸出，另一路輸入與所述串聯(lián)的KM個(gè)延遲寄存器中第KM個(gè)延遲寄存器；所述的抽取器，實(shí)現(xiàn)對(duì)積分模塊輸出碼流的1/R抽取，R為抽取率；所述的梳狀模塊，與抽取器相連，輸出串行碼流。
2.如權(quán)利要求1所述的裝置，其特征在于，所述的梳狀模塊包含第一、二多路選擇器、梳狀單元、反饋單元、第二狀態(tài)控制單元；所述的第二狀態(tài)控制單元，向第一、二多路選擇器輸入狀態(tài)控制信號(hào)；所述的第一多路選擇器，由第二狀態(tài)控制單元控制，接收從抽取器和反饋單元傳送的信號(hào)，在裝置設(shè)定的第1至K拍時(shí)，多路選擇器選通從抽取器傳送的信號(hào)，在第K+1至NKM拍時(shí)，多路選擇器選通從反饋單元傳送的信號(hào)；所述的梳狀單元，接收從第一多路選擇器傳送的信號(hào)，其由NKM個(gè)串聯(lián)的延遲寄存器和一個(gè)加法器組成；從第一多路選擇器輸入的信號(hào)分兩路，一路進(jìn)入所述串聯(lián)的NKM個(gè)延遲寄存器中的第1個(gè)延遲寄存器，一路進(jìn)入所述加法器，與所述串聯(lián)的NKM個(gè)延遲寄存器中的第NKM個(gè)延遲寄存器輸出的信號(hào)相減，得到輸出結(jié)果，輸出分為兩路，一路輸入第二多路選擇器，一路輸入反饋單元；所述的反饋單元，由K個(gè)延遲寄存器串聯(lián)而成，接收來(lái)自梳狀單元的信號(hào)，并將輸出信號(hào)傳送給第一多路選擇器；所述的第二多路選擇器，由第二狀態(tài)控制單元控制，接收從梳狀單元傳送的信號(hào)，在裝置設(shè)定的第1至NKM-K拍時(shí)，所述的第二多路選擇器關(guān)閉，不輸出數(shù)據(jù)；在設(shè)定的第NKM-K+1至NKM拍時(shí)，所述的第二多路選擇器選通，將梳狀模塊的結(jié)果輸出。
3.如權(quán)利要求1所述的裝置，其特征在于，所述梳狀模塊由N個(gè)梳狀單元串聯(lián)；每個(gè)梳狀單元包括KM個(gè)相互串聯(lián)的延遲寄存器和一個(gè)加法器；輸入各梳狀單元的信號(hào)分為兩路，一路進(jìn)入所述串聯(lián)的KM個(gè)延遲寄存器中第1個(gè)延遲寄存器，一路進(jìn)入加法器，與所述串聯(lián)的KM個(gè)延遲寄存器中第KM個(gè)延遲寄存器輸出的信號(hào)相減，輸出結(jié)果作為梳狀單元的輸出。
4.如權(quán)利要求1、2或3所述的裝置，其特征在于，所述的第一狀態(tài)控制單元為計(jì)數(shù)器或?qū)崿F(xiàn)狀態(tài)控制的時(shí)序邏輯電路。
5.如權(quán)利要求2所述的裝置，其特征在于，所述的第一、二狀態(tài)控制單元為計(jì)數(shù)器或?qū)崿F(xiàn)狀態(tài)控制的時(shí)序邏輯電路。
6.如權(quán)利要求2所述的裝置，其特征在于，所述第二狀態(tài)控制單元為兩個(gè)獨(dú)立的狀態(tài)控制單元，分別向第一、二多路選擇器輸入狀態(tài)控制信號(hào)。
7.如權(quán)利要求1至3任一項(xiàng)所述的裝置，其特征在于，所述信號(hào)預(yù)處理模塊的輸入為電流碼流I-bit和電壓碼流U-bit。
全文摘要
本發(fā)明公開(kāi)了一種增量調(diào)制型轉(zhuǎn)換的抽取濾波裝置，該裝置包括第一狀態(tài)控制單元、信號(hào)預(yù)處理模塊、積分模塊、抽取器和梳狀模塊。本發(fā)明在電路中加入簡(jiǎn)單的邏輯單元，如信號(hào)預(yù)處理模塊和狀態(tài)控制單元，將兩路或兩路以上信號(hào)通道碼流合并為一路，大大削減了現(xiàn)有技術(shù)中加法器個(gè)數(shù)，使電路結(jié)構(gòu)緊湊，且降低了芯片成本。
文檔編號(hào)H03M1/12GK1964188SQ20061016222
公開(kāi)日2007年5月16日 申請(qǐng)日期2006年12月6日 優(yōu)先權(quán)日2006年12月6日
發(fā)明者范志軍 申請(qǐng)人:北京中星微電子有限公司