專利名稱：：用于維特比度量計算的定址策略的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種用于并行處理遞歸數(shù)據(jù)的定址結(jié)構(gòu)，并且涉及包括這樣一種定址結(jié)構(gòu)的移動裝置。
背景技術(shù)：
：在許多的無線通信系統(tǒng)中，巻積編碼被用于允許在接收的符號中校正由于傳輸失真，諸如噪聲，造成的誤差。通常用于解碼巻積編碼的符號的過程是維特比譯碼過程。因為所傳輸?shù)膸喎e編碼的符號增加了冗余度，在接收的符號中的誤差可以被校正。這稱為信道編碼。錯誤校正受到許多的參數(shù)的影響，一個是形成當(dāng)前的采樣的過去采樣的數(shù)目。這稱為約束長度k，并且等于包括在編碼器中的單位延遲單元的數(shù)目加上一。該約束長度表示用于形成當(dāng)前的采樣的過去采樣的總跨度。巻積編碼器的狀態(tài)數(shù)目是由單位延遲單元的數(shù)目確定的。在實踐中，具有約束長度k的編碼器是通過(k-l)級移位寄存器實現(xiàn)的，在此添加選擇的輸出以形成編碼的符號。因此，可能的狀態(tài)數(shù)目是2"1。因此，三位移位寄存器可以產(chǎn)生八個不同的狀態(tài)(并且具有為四約束長度k)。另一個重要的參數(shù)是編碼率R，其被定義為該編碼器的輸入比特與輸出比特的比值。因此，對于l/3的編碼率，對于每個輸入比特傳送三個輸出比特，即，每個輸入比特形成一個包括三個比特的輸出符號。該編碼器允許的狀態(tài)轉(zhuǎn)換是通過格子圖表示的。狀態(tài)表示在移位寄存器中的實際比特內(nèi)容，并且狀態(tài)轉(zhuǎn)換表示與某個輸入有關(guān)的輸出符號。該狀態(tài)轉(zhuǎn)換也限定格子的路徑。維特比譯碼只在已經(jīng)接收到一定數(shù)目的編碼符號之后開始，借此該編碼器已經(jīng)經(jīng)歷許多的狀態(tài)轉(zhuǎn)換，并且已經(jīng)產(chǎn)生相應(yīng)數(shù)目的格子路徑。維特比譯碼過程提供了一種用于經(jīng)由狀態(tài)轉(zhuǎn)換的格子找到最可能的路徑，同時將格子路徑的數(shù)目減到最少的方法。這是通過計算對于所有的編碼器狀態(tài)最有可能的先前的狀態(tài)做到的。該最有可能的先前的狀態(tài)是通過合成當(dāng)前的輸入值和先前的狀態(tài)累加的路徑度量來估算的。因為每個狀態(tài)具有兩個或更多個可能的輸入路徑，對于每個輸入路徑計算一個累加距離。具有最小累加距離的路徑被選擇為最有可能的路徑。這個最小的路徑被追溯到其開始，并且該追溯的符號序列變?yōu)樽g碼的信號。某些巻積編碼器(具有1/n編碼率的編碼器)有下列優(yōu)點，即，其格子圖可以被分成很小的組，所謂的蝶形。通過在該格子圖中采用蝶形對稱性，路徑度量計算的數(shù)目可以被降低。該蝶形結(jié)構(gòu)有下列優(yōu)點，即，在先累加的度量(即，舊的度量值)對于兩個新的狀態(tài)的更新是相同的，其將地址操作減到最少。在現(xiàn)有技術(shù)維特比譯碼過程中，度量更新典型地是通過對于每個蝶形使用四個緩沖器，即二個輸入(讀取)緩沖器和二個輸出(寫入)緩沖器執(zhí)行的。該讀取緩沖器包括舊的累加的度量，并且該寫入緩沖器包括新的度量。該緩沖器的總的大小是211—'個字，等于延遲狀態(tài)的數(shù)目。因此，每個緩沖器的大小是211—74。從/向這些不同緩沖器進(jìn)行讀取/寫入，并且對于每個狀態(tài)轉(zhuǎn)換，更新該讀取緩沖器。與這個方法有關(guān)的問題是，每個新的路徑度量必須被存儲在正確的存儲位置上，因為該路徑度量被利用指針相互鏈接或關(guān)聯(lián)。舊的度量被以連續(xù)順序存取，即，度量的順序?qū)τ谧g碼過程是重要的，并且采用指針來保持該度量的順序。
發(fā)明內(nèi)容本發(fā)明的一個目的是解決以上給出的問題，并且因此，提供一種用于譯碼器的定址結(jié)構(gòu)，該譯碼器利用小的存儲區(qū)用于相應(yīng)的路徑度量計算。這個目的是通過一種按照權(quán)利要求1的用于并行處理遞歸數(shù)據(jù)的定址結(jié)構(gòu)來實現(xiàn)的。按照本發(fā)明的第一個方面，提供了一種定址結(jié)構(gòu)，該結(jié)構(gòu)包括具有用于存儲第一組路徑度量的第一存儲區(qū)和用于存儲第二組路徑度量的第二存儲區(qū)的存儲器裝置，該第一存儲區(qū)被耦合到第一存儲器輸入端和第一存儲器輸出端，并且其中第二存儲區(qū)被耦合到第二存儲器輸入端和第二存儲器輸出端。該結(jié)構(gòu)進(jìn)一步包括安排將第一存儲器輸出端或者第二存儲器輸出端連接到第一選擇器輸出端，和將第一存儲器輸出端或者第二存儲器輸出端連接到第二選擇器輸出端的選擇器裝置。另外，該結(jié)構(gòu)包括具有連接到第一選擇器輸出端的第一組輸入端，連接到第二選擇器輸出端的笫二組輸入端，連接到第一存儲器輸入端的第一組輸出端，和連接到第二存儲器輸入端的第二組輸出端的維特比蝶形結(jié)構(gòu)。該選擇器裝置可以被操縱以控制該維特比蝶形結(jié)構(gòu)，使得新的路徑度量被存儲在希望的相應(yīng)存儲區(qū)中。本發(fā)明的基本思想是將計算的新的路徑度量存儲在計算該新度量所使用的舊的路徑度量所使用的存儲位置中。如果m個度量值被讀取并且m個度量值被同時地并行計算，有可能在保存舊的度量的存儲器位置中存儲新的、計算的度量。在這種情況下，由于度量值可以被刪除，并不總是能夠?qū)⒚總€度量值分配在相同存儲器的相同位置。新的定址策略是基于以下的想法，即，如果數(shù)目nb是2的冪，則獨立于蝶形的數(shù)目nb使用二個雙端口存儲器。在每個存儲器中，數(shù)據(jù)位置的數(shù)目是2(k—27nb，并且每個數(shù)據(jù)位置的大小是nbx(用于每個路徑度量的比特數(shù)目)。這允許譯碼器去并行計算2xnb個值。在該存儲器的每個位置上，nb個順序的路徑度量將被存儲。因此，如果的=8，該度量將被存儲為0-7，8-15，16-23等等。增加二個多路復(fù)用器使得該蝶形能夠始終寫入相同的存儲器。該多路復(fù)用器是由各自的奇偶校驗位基于相應(yīng)的地址的比特內(nèi)容管理的。本發(fā)明是有利的，因為與在關(guān)于路徑度量計算具有相同性能的現(xiàn)有技術(shù)維特比譯碼器中采用的存儲區(qū)相比，用于路徑度量的存儲區(qū)的大小被降低為一半。這個優(yōu)點對于尺寸變得越來越小的移動裝置是重要的。當(dāng)研究所附的權(quán)利要求和以下的描述的時候，本發(fā)明進(jìn)一步的特征和優(yōu)點將變得顯而易見。那些本領(lǐng)域技術(shù)人員認(rèn)識到，本發(fā)明的不同的特征可以結(jié)合以產(chǎn)生那些在下文中描述以外的實施例。參考附圖將詳細(xì)描述本發(fā)明，其中圖1示出用于維特比譯碼器的現(xiàn)有技術(shù)定址結(jié)構(gòu)；圖2示出按照本發(fā)明的定址結(jié)構(gòu)；圖3示出對于每個狀態(tài)轉(zhuǎn)換二個存儲器中的地址位的移動；圖4示出對于定址結(jié)構(gòu)中第一個存儲器的示范定址順序；和圖5示出對于定址結(jié)構(gòu)中第二個存儲器的示范定址順序。具體實施方式圖1示出現(xiàn)有技術(shù)用于維特比譯碼過程的定址結(jié)構(gòu)，這里度量更新典型地是通過對于每個蝶形115(和125)使用四個緩沖器101、102、103、104(以及111、112、113、114)執(zhí)行的。這四個緩沖器包括二個輸入(讀取)緩沖器103、104和二個輸出(寫入)緩沖器101、102。該讀取緩沖器包含舊的累加的度量，并且該寫入緩沖器包含新的度量。如先前提到的，當(dāng)使用這種定址方法的時候，新的路徑度量必須存儲在正確的存儲位置上，因為路徑度量利用指針彼此相關(guān)聯(lián)。舊的度量以連續(xù)順序存取，并且采用指針來保持度量的順序。圖2示出一個按照本發(fā)明的定址結(jié)構(gòu)。在這個示范的實施例中，該結(jié)構(gòu)包括四個蝶形212、222、232、242。首先，在開始譯碼過程之前，該譯碼器必須初始化。第一存儲器211存儲返回值0的新的路徑度量，并且第二存儲器221存儲返回值1的新的路徑度量。注意到，這二個存儲器不是必須位于二個不同的存儲基片中，而是可以作為具有兩組地址和數(shù)據(jù)輸入(以及數(shù)據(jù)輸出)的位于相同的存儲器芯片中的二個存儲區(qū)來實現(xiàn)。用以初始化譯碼器的值，即，最初存儲在存儲器211、221中的值是ns/nb如果ns〈2(H);和(ns-2(H))/nb如果ns22(卜"這里ns表示譯碼器可能的狀態(tài)的總數(shù)。每個存儲器211、221分別地包括二個地址輸入端一個讀取地址輸入端213、214，和一個寫入地址輸入端215、216。用于每個計算的度量的寫入地址始終與所設(shè)置的去讀取在該度量的計算中采用的數(shù)據(jù)的讀取地址是相同的。例如，如果舊的度量值i和i+2"-"是分別從第一存儲器211的位置x和第二存儲器221的位置y讀出，所計算的新的度量2i和2i+l將被分別存儲在相應(yīng)的位置x和y中。二個選擇器或者多路復(fù)用器252、262使得蝶形能夠始終寫入相同的存儲器。該多路復(fù)用器是由各自的地址奇偶檢驗位217、218控制的。如果在相應(yīng)的地址中1的總數(shù)是奇數(shù)，該奇偶校驗位被設(shè)置為1，并且如果在相應(yīng)的地址中1的總數(shù)是偶數(shù)，該奇偶校驗位被設(shè)置為0。該兩個多路復(fù)用器還可以在相同的物理芯片中實現(xiàn)。在那種情況下，該芯片將(至少)具有四個數(shù)據(jù)輸入端，二個數(shù)據(jù)輸出端和二個控制輸入端，以相當(dāng)于起多路復(fù)用器252、262的作用。在初始化之后，存儲在存儲器中的值將在譯碼器的每個狀態(tài)轉(zhuǎn)換時經(jīng)歷右移，如圖3所示。圖3的上部表示第一存儲器211，并且下部表示第二存儲器221。用于每個值的實際的存儲器地址是由先前的地址計算的，這里每個地址的位數(shù)目nba等于log2(2(k_2)/nb)。對于第一存儲器211，從左側(cè)引進(jìn)先前的地址的奇偶校驗位，并且將先前的地址右移，因此，當(dāng)前地址是由位Parity—bit、Addr—nba、____Addr—2、Addr—1形成的。對于第二存儲器221，從左側(cè)引進(jìn)先前的地址的奇偶校驗位218的反，并且將先前的地址右移，因此，當(dāng)前地址是由位inv(Parity—bit)、Addr_nba、…、Addr—2、Addr—l形成的。表1舉例說明對于第一存儲器的定址過程，并且表2舉例說明對于第二存儲器的定址過程。表1.對于第一存儲器的定址過程<table>tableseeoriginaldocumentpage8</column></row><table>例如，如果已經(jīng)從地址7(0111)中讀出了一個值，對于第一存儲器，下一個狀態(tài)將要從地址11(1011)中讀取(參見表1)。表2.對于第二存儲器的定址過程<table>tableseeoriginaldocumentpage9</column></row><table>如果已經(jīng)從地址7(0111)中讀出了一個值，對于第二存儲器，下一個狀態(tài)下將要從地址3(0011)中讀取(參見表2)。通過采用這個定址結(jié)構(gòu)，每log2(2(k—"/nb)+l個狀態(tài)，存儲器的讀取地址是相同的。圖4示出了用于在表l中的黑體字狀態(tài)的定址順序。在401，笫一存儲器211被以1011初始化(十進(jìn)制為11)。該奇偶校驗位是l，因為1011包含奇數(shù)的1。然后，在402，在狀態(tài)轉(zhuǎn)換時，寄存器被移位，并且新的存儲器地址因此是具有奇偶校驗位1的1101(十進(jìn)制為13)。在403，第三存儲器地址是1110(十進(jìn)制為14)，并且奇偶校驗位是l。在404，在狀態(tài)3中，該地址變?yōu)閘lll(十進(jìn)制為15)，并且奇偶校驗位改變?yōu)?，因為1111包含偶數(shù)的1。在最終狀態(tài)，該地址是0111(十進(jìn)制為7)，并且該奇偶校驗位是l。此后，再次進(jìn)入初始狀態(tài)，形成存儲器地址1011(十進(jìn)制為ll)和為1的奇偶校驗位。圖5示出了用于在表2中的黑體字狀態(tài)的定址順序。在501，第二存儲器221被以1011(十進(jìn)制為ll)初始化，就像先前第一存儲器211的例子一樣，并且該奇偶校驗位因此是l。然后，在502，在狀態(tài)轉(zhuǎn)換時，寄存器被移位，并且新的存儲器地址因此是具有奇偶校驗位0的0101(十進(jìn)制為5)。在503，第三存儲器地址是1010(十進(jìn)制為10)，并且奇偶校驗位是O。在504，在狀態(tài)3中，該地址變?yōu)?101(十進(jìn)制為13)，并且奇偶校驗位改變?yōu)閘。在最終狀態(tài)，該地址是OllO(十進(jìn)制為6)，并且該奇偶校驗位是0。此后，再次進(jìn)入初始狀態(tài)，形成存儲器地址1011(十進(jìn)制為ll)和為1的奇偶校驗位。因此，與在關(guān)于路徑度量計算方面具有相同性能的現(xiàn)有技術(shù)維特比譯碼器中采用的存儲區(qū)相比，借助于本發(fā)明的定址結(jié)構(gòu)用于路徑度量的存儲區(qū)的大小被降低為一半。注意到，在現(xiàn)在的定址結(jié)構(gòu)中執(zhí)行的計算典型地是通過微處理器(CPU)、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)或者具有計算性能的其它適宜的設(shè)備來執(zhí)行的。本發(fā)明在移動裝置領(lǐng)域中找到重要的應(yīng)用。盡管已經(jīng)參考特定的示范實施例描述了本發(fā)明，許多不同的變化、修改等等對于本領(lǐng)域技術(shù)人員來說將是顯而易見的。因此，所述的實施例并非意圖限制本發(fā)明的范圍，本發(fā)明的范圍由所附的權(quán)利要求限定。權(quán)利要求1.一種用于并行處理遞歸數(shù)據(jù)的定址結(jié)構(gòu)，該結(jié)構(gòu)包括具有用于存儲第一組路徑度量的第一存儲區(qū)(211)和用于存儲第二組路徑度量的第二存儲區(qū)(221)的存儲器裝置，其中第一存儲區(qū)被耦合到第一存儲器輸入端和第一存儲器輸出端，并且其中第二存儲區(qū)被耦合到第二存儲器輸入端和第二存儲器輸出端；安排將第一存儲器輸出端或者第二存儲器輸出端連接到第一選擇器輸出端，和將第一存儲器輸出端或者第二存儲器輸出端連接到第二選擇器輸出端的選擇器裝置(252，262)；和具有連接到第一選擇器輸出端的第一組輸入端，連接到第二選擇器輸出端的第二組輸入端，連接到第一存儲器輸入端的第一組輸出端，和連接到第二存儲器輸入端的第二組輸出端的維特比蝶形結(jié)構(gòu)(212，222，232，242)；其中選擇器裝置(252，262)可以被操縱以控制維特比蝶形結(jié)構(gòu)(212，222，232，242)，使得新的路徑度量被存儲在希望的相應(yīng)存儲區(qū)(211，221)中。2.根據(jù)權(quán)利要求l的定址結(jié)構(gòu)，其中選擇器裝置(252，262)配備有控制輸入裝置(217，218)，經(jīng)由該控制輸入裝置可以操縱選擇器裝置以控制維特比蝶形結(jié)構(gòu)(212，222，232，242)，使得新的路徑度量被存儲在希望的相應(yīng)存儲區(qū)(211，221)中。3.根據(jù)權(quán)利要求1或者2的定址結(jié)構(gòu)，其中存儲器裝置的存儲區(qū)(211，221)進(jìn)一步包括相互分離的各自的允許讀出輸入端(213,214)，和相互分離的各自的允許寫入輸入端(215，216)。4.根據(jù)權(quán)利要求3的定址結(jié)構(gòu)，其中用于新的路徑度量的存儲器寫入地址被設(shè)置為等于計算該新的路徑度量所采用的舊的路徑度量的相應(yīng)存儲器讀取地址。5.根據(jù)權(quán)利要求2-4中的任何一個權(quán)利要求的定址結(jié)構(gòu)，其中選擇器裝置(252，262)是基于當(dāng)前的存儲器地址經(jīng)由所述控制輸入裝置(217，218)通過應(yīng)用奇偶校驗位操縱的。6.根據(jù)權(quán)利要求5的定址結(jié)構(gòu)，其中第一或者第二存儲器輸出端到第一選擇器輸出端的連接是由第一奇偶校驗位(217)基于第一存儲區(qū)(211)當(dāng)前的存儲器地址控制的，并且第一或者第二存儲器輸出端到第二選擇器輸出端的連接是由第二奇偶校驗位(218)基于第二存儲區(qū)(221)當(dāng)前的存儲器地址控制的。7.根據(jù)權(quán)利要求6的定址結(jié)構(gòu)，其中第一存儲區(qū)(211)的當(dāng)前地址是通過對第一存儲區(qū)的先前的地址執(zhí)行右移并且增加第一存儲區(qū)的先前的地址的奇偶校驗位作為最高有效位計算的，第二存儲區(qū)(221)的當(dāng)前地址是通過對第二存儲區(qū)的先前的地址執(zhí)行右移并且增加第二存儲區(qū)的反奇偶校驗位作為最高有效位計算的。8.根據(jù)權(quán)利要求5-7中的任何一個權(quán)利要求的定址結(jié)構(gòu)，其中如果在相應(yīng)的當(dāng)前存儲器地址中1的總數(shù)是奇數(shù)，奇偶校驗位被設(shè)置為1，并且如果在相應(yīng)的當(dāng)前存儲器地址中1的總數(shù)是偶數(shù)，奇偶校驗位被設(shè)置為0。9.根據(jù)先前的權(quán)利要求中任何一個權(quán)利要求的定址結(jié)構(gòu)，其中不管維特比蝶形結(jié)構(gòu)(212，222，232，242)中使用的蝶形的數(shù)目，使用所述二個存儲區(qū)(211，221)。10.根據(jù)先前的權(quán)利要求中的任何一個權(quán)利要求的定址結(jié)構(gòu)，其中具有用于存儲第一組路徑度量的第一存儲區(qū)(211)和用于存儲笫二組路徑度量的第二存儲區(qū)(221)的所述存儲器裝置包括存儲各自組的路徑度量的二個獨立的雙端口存儲器。11.一種包括根據(jù)先前的權(quán)利要求中任何一個權(quán)利要求的定址結(jié)構(gòu)的移動設(shè)備。全文摘要本發(fā)明涉及一種用于并行處理遞歸數(shù)據(jù)的定址結(jié)構(gòu)。本發(fā)明的基本思想是將新的路徑度量存儲在計算該新度量所使用的舊的路徑度量所使用的存儲位置上。如果m個度量值被讀取并且m個度量值被同時地并行計算，有可能在保存舊的度量的存儲器位置中存儲新的、計算的度量。本發(fā)明是有利的，因為與在關(guān)于路徑度量計算方面具有相同性能的現(xiàn)有技術(shù)維特比譯碼器中采用的存儲區(qū)相比，用于路徑度量的存儲區(qū)的大小被降低為一半。文檔編號H03M13/41GK101160729SQ200580021165公開日2008年4月9日申請日期2005年6月20日優(yōu)先權(quán)日2004年6月23日發(fā)明者A·桑切斯列克,C·謝弄,L·戴恩歇申請人:皇家飛利浦電子股份有限公司