專利名稱：用于時鐘信號同步的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及用于信號同步的系統(tǒng)和方法，更具體地，涉及用于在數(shù)據(jù)通信中將振蕩器的時鐘信號鎖定到數(shù)據(jù)流的系統(tǒng)和方法。
背景技術(shù)：
常規(guī)的數(shù)據(jù)通信電路需要精確定時部件以給經(jīng)由信號傳輸總線連接到主機的外部設備提供參考頻率時鐘信號。這種通信電路中的精確定時部件通常包括晶體振蕩元件?；趦?nèi)部的定時器調(diào)整晶體振蕩元件的時鐘信號以使時鐘信號與來自主機的輸入數(shù)據(jù)流匹配。通常，定時器中的鎖相回路(phase lock loop，縮寫為PLL)或延時鎖定回路(delay lock loop，縮寫為DLL)具有通過數(shù)據(jù)修整(datatraining)、相移、相位選擇等來調(diào)整和鎖定時鐘信號的功能。晶體振蕩器很昂貴?；趦?nèi)部的定時器通常需要長修整序列來調(diào)整PLL或DLL，這種長修整序列可能不適用于現(xiàn)代應用，諸如通用串行總線(USB)應用。
另一種用于將時鐘信號鎖定到輸入數(shù)據(jù)流的方法包括由電流控制振蕩器(ICO)或電壓控制振蕩器(VCO)生成時鐘信號，分析至少兩個周期中的輸入數(shù)據(jù)流的速率以生成兩個或多個控制信號，然后響應于控制信號調(diào)整時鐘信號的頻率。調(diào)整時鐘信號的頻率以模擬方式操作，并且一般包括至少兩個步驟粗調(diào)步驟以及隨后的微調(diào)步驟。ICO或VCO是需要大芯片面積的特定用途集成電路(ASIC)，所以增加了通信電路的成本。該模擬多步驟調(diào)整過程緩慢且復雜。模擬調(diào)整電路的性能易受過程和溫度變化的影響。可能需要復雜的處理和電路方案來減少變化和提高調(diào)整過程的性能和可靠性。
因此，擁有一個節(jié)約成本的系統(tǒng)和一個用于使時鐘信號與數(shù)據(jù)信號同步的過程將是有利的。人們期望系統(tǒng)簡單且硅區(qū)域高效。人們還期望同步過程快速且可靠。系統(tǒng)和過程不易受芯片制造過程和操作條件的變化的影響也是有利的。


圖1是示出根據(jù)本發(fā)明的時鐘信號同步系統(tǒng)的結(jié)構(gòu)圖；圖2是示出根據(jù)本發(fā)明的通用串行總線通信協(xié)議中令牌包(token packet)的時序圖；圖3是示出根據(jù)本發(fā)明的用于數(shù)字化地分析信息包(packet)的過程的流程圖；以及圖4是示出根據(jù)本發(fā)明的用于數(shù)字化地使時鐘信號與信息包同步的過程的流程圖。
具體實施例方式
下面參照附圖描述本發(fā)明的多個實施例，附圖中用相同參考標號表示圖中相似結(jié)構(gòu)或功能的部分。應該注意，附圖的目的僅僅是幫助描述本發(fā)明的優(yōu)選實施例。它們的目的不是無遺漏地描述本發(fā)明或?qū)Ρ景l(fā)明的范圍加以限制。
圖1是示出根據(jù)本發(fā)明的精確定時部件或時鐘信號同步系統(tǒng)101的結(jié)構(gòu)圖。舉例來說，圖1示出系統(tǒng)101是通用串行總線(USB)設備100的一部分且用于生成與從主機(圖1中未示出)經(jīng)由USB總線110接收到的信息包同步的時鐘信號。在圖1中，元件102表示USB設備100的不同于時鐘信號同步系統(tǒng)101的部分。元件102，其也被稱作數(shù)據(jù)處理元件，可以包括USB控制電路和USB設備100的其它部件。USB控制電路，其有時也被稱作USB驅(qū)動器，用于控制在主機與外部或從屬設備(例如USB設備100)之間經(jīng)由USB總線110的數(shù)據(jù)傳送。
USB設備100可以是經(jīng)由USB總線110與主機通信的任何類型的設備。USB設備100的例子包括但不局限于用于移動在主計算機屏幕上的光標和向主計算機發(fā)出命令的USB鼠標、USB存儲設備(例如，USB硬盤驅(qū)動器、USB CD-ROM、USB可重寫CD、USB可重寫DVD、USB閃速存儲器等)、USB多媒體設備(例如，USB CD播放器、USB DVD播放器、USB MP3播放器等)。USB總線110連接在USB設備100與主機或主設備之間。如本技術(shù)領(lǐng)域所公知的，USB總線110包括四條導線或電線，其中兩條是數(shù)據(jù)傳輸(D+)線112和互補數(shù)據(jù)傳輸(D-)線114，另兩條是電源線115和地線117。根據(jù)本發(fā)明的一實施例，時鐘信號同步系統(tǒng)101構(gòu)建在實現(xiàn)USB設備100的部分或全部功能的集成電路芯片上。
時鐘信號同步系統(tǒng)101包括用作參考信號發(fā)生器的振蕩器103、數(shù)據(jù)序列分析器104、以及同步時鐘信號發(fā)生器105。根據(jù)本發(fā)明，振蕩器103提供參考頻率信號給數(shù)據(jù)序列分析器104和同步時鐘信號發(fā)生器105。數(shù)據(jù)序列分析器104識別和分析輸入數(shù)據(jù)流以及生成數(shù)字控制信號。響應于來自數(shù)據(jù)序列分析器104的數(shù)字控制信號和來自振蕩器103的參考頻率信號，時鐘信號發(fā)生器105生成與輸入數(shù)據(jù)流同步或鎖定到輸入數(shù)據(jù)流的時鐘信號。在一具體實施例中，信號發(fā)生器105包括如圖1所示的計數(shù)器106和108。下文將參照圖3和圖4描述根據(jù)本發(fā)明的優(yōu)選實施例的數(shù)據(jù)信號序列分析器104和同步時鐘信號發(fā)生器105的操作。
根據(jù)本發(fā)明的優(yōu)選實施例，振蕩器103是生成固定頻率信號的阻容(RC)振蕩器。與其它類型的振蕩電路諸如晶體振蕩器、ICO、VCO等相比，RC振蕩器103簡單且便宜。而且，RC振蕩器103足跡(foot print)很小，即它的硅區(qū)域很高效。應該提到，雖然振蕩器103此處被描述為RC振蕩器，但目的不是為了對本發(fā)明的范圍進行限制。根據(jù)本發(fā)明，其它類型的時鐘源，例如，另一芯片上的時鐘、晶體振蕩器、陶瓷振蕩器、ICO、VCO等也可以作為系統(tǒng)101中的振蕩器103。
圖2是示出根據(jù)本發(fā)明的USB通信協(xié)議中令牌包200的時序圖。舉例來說，圖2示出根據(jù)USB 1.1版本協(xié)議在低速數(shù)據(jù)傳輸過程中令牌包的前十位。對于USB 1.1版本協(xié)議中全速數(shù)據(jù)傳輸，D+和D-線上的電壓電平與圖2所示的電壓電平相反。令牌包200的前八位形成同步(sync)字段，最后兩位是令牌包200的信息包標識符(pid)字段部分。
D+線上的令牌包200的前十位是1010101110。圖2還示出對應于這樣數(shù)值的波210。波210中的沿代表令牌包200中位值的變化。波210的上升沿201、203、205、和207對應D+線上從低到高變化的電壓電平或從0到1變化的位值。同樣地，波210的下降沿202、204、206、和208對應D+線上從高到低變化的電壓電平或從1到0變化的位值。在主機傳送令牌包200之前，USB設備100處于空閑狀態(tài)，其中，D+線上的電壓為對應于0位值的低電平，以及D-線上的電壓為對應于1位值的高電平。波210中的上升沿201指示令牌包200的到來。
圖3是示出根據(jù)本發(fā)明的用于數(shù)字化地分析信息包的過程300的流程圖。舉例來說，可以在數(shù)據(jù)序列分析器104中執(zhí)行數(shù)據(jù)分析過程300，為如圖1所示時鐘信號發(fā)生器105生成數(shù)字控制信號。
同時參照圖1、圖2和圖3，當?shù)谝淮渭与姇r，元件102傳送復位信號給數(shù)據(jù)序列分析器104和同步時鐘信號發(fā)生器105。在USB協(xié)議中，通過設置D+和D-線上電壓電平都為低持續(xù)預定周期例如10毫秒(ms)來表示復位信號。響應于復位信號，數(shù)據(jù)序列分析器104在步驟301進行初始化。一旦完成初始化，數(shù)據(jù)序列分析器104就將數(shù)字控制信號設置為預定的初始值。根據(jù)一具體實施例，數(shù)字控制信號有八位，預定的初始值為128。
在隨后的步驟302中，數(shù)據(jù)序列分析器104檢測信息包結(jié)束(EOP)信號。根據(jù)本發(fā)明的一具體實施例，EOP由USB總線上D+和D-線上的電壓電平在預定周期內(nèi)例如等于或大于一位周期的周期內(nèi)都保持為低來指示。在EOP信號之后，USB總線一般進入空閑狀態(tài)，等待主機發(fā)出信息包。
當處于空閑狀態(tài)時，在步驟303中數(shù)據(jù)序列分析器104檢測輸入包(incoming packet)。根據(jù)本發(fā)明的優(yōu)選實施例，輸入包的開始由USB總線的D+和D-線上電壓電平的變化來指示。例如，波200中的上升沿201(圖2所示)表示D+線中電壓電平從低到高的變化以及指示輸入包。
在檢測到輸入包之后，在步驟304中數(shù)據(jù)序列分析器104試圖識別信息包的類型。特別地，在步驟304中數(shù)據(jù)序列分析器104驗證輸入包是否是令牌包。在本發(fā)明的一具體實施例中，數(shù)據(jù)序列分析器104響應信息包滿足三個預置條件，來識別輸入包為令牌包。第一個條件是在表示D+線上的電壓電平的波210中，第一下降沿(圖2中的沿202)與第二上升沿(圖2中的沿203)之間的持續(xù)時間或區(qū)間大致等于沿203與第二下降沿(沿204)之間的持續(xù)時間或區(qū)間。第二個條件是在波210中，第一下降沿(沿202)與第二下降沿(沿204)之間的持續(xù)時間大致等于沿204與第三下降沿(沿206)之間的持續(xù)時間。第三個條件是在波210中，第一下降沿(沿202)與第三下降沿(沿206)之間的持續(xù)時間大致等于沿206與第四下降沿(沿208)之間的持續(xù)時間。根據(jù)本發(fā)明，任何定時信號均可以用于測量持續(xù)時間。例如，在本發(fā)明的優(yōu)選實施例中，使用來自RC振蕩器103的參考頻率信號用于時間測量。一般而言，參考頻率信號的頻率越高，時間測量將越精確。根據(jù)一優(yōu)選實施例，如果兩個持續(xù)時間之間的差少于大約百分之十(10％)，則認為它們大致相等。根據(jù)另一優(yōu)選實施例，如果兩個持續(xù)時間之間的差少于大約百分之五(5％)，則認為它們大致相等。其它的標準屬于本發(fā)明的精神之內(nèi)，也屬于本發(fā)明的范圍之內(nèi)。
根據(jù)本發(fā)明的一實施例，使用來自RC振蕩器103的參考頻率信號用于在過程300中測量時間和驗證條件。應該明白過程300不局限于使用此處所述的參照步驟304的條件來識別輸入包。也可使用其它的方案用于識別輸入包。優(yōu)選地，信息包識別不依賴對應于信息包的波的第一沿，例如圖2中的沿201，這是因為信息包的第一沿常常是不穩(wěn)定的。
響應于輸入包不是令牌包，則過程300返回到步驟303，并等待隨后的輸入包。如果輸入包被識別為令牌包，則過程300前進到步驟305。在步驟305中，過程300給數(shù)字控制信號分配值。根據(jù)本發(fā)明的一具體實施例，過程300分配的值等于由RC振蕩器103在令牌包的波210中的第一下降沿(沿202)與第四下降沿(沿208)之間的區(qū)間持續(xù)時間中生成的參考頻率信號的周期數(shù)。該時間區(qū)間等于令牌包的位周期的八倍。特別地，該時間區(qū)間占從令牌包200的第二位的開始到第十位的開始的持續(xù)時間。在下文參照圖4所述的時鐘信號同步過程400中，該分配值用于生成與輸入包同步的時鐘信號。根據(jù)數(shù)字控制信號如何用于生成同步時鐘信號，數(shù)據(jù)分析過程300在步驟305中可以給數(shù)字控制信號分配不同的值。分配值優(yōu)選地表示輸入包的數(shù)據(jù)率與參考頻率信號之間的關(guān)系。另外，分配值優(yōu)選地不依賴于第一沿(例如波210中的沿201)的時間，這是因為它可能是不穩(wěn)定的。
在給數(shù)字控制信號分配值之后，過程300返回到步驟302并等待新輸入包。響應于新輸入包，過程300重復步驟303、304和305，以識別信息包，以及響應于信息包為令牌包，則給數(shù)字控制信號分配值。根據(jù)本說明書的優(yōu)選實施例，數(shù)字控制信號用于使時鐘信號與數(shù)據(jù)流同步或鎖定到數(shù)據(jù)流。
圖4是示出根據(jù)本發(fā)明的用于數(shù)字化地使時鐘信號與信息包同步的過程400的流程圖。舉例來說，可以在同步時鐘信號發(fā)生器105中執(zhí)行過程400，以生成鎖定到經(jīng)由圖1所示USB總線110從主機發(fā)送的數(shù)據(jù)流的時鐘信號。根據(jù)本發(fā)明的一實施例，過程400通過使用數(shù)據(jù)序列分析器104的數(shù)字控制信號計算RC振蕩器103的參考頻率信號的周期數(shù)，來數(shù)字化地生成與數(shù)據(jù)流中的信息包同步的時鐘信號。在本發(fā)明的優(yōu)選實施例中，在加電之后啟動過程400。一旦啟動，就在步驟402中，響應于來自元件102的復位信號，將同步時鐘信號發(fā)生器105(圖1所示)中的計數(shù)器106和108初始化且設置為零。初始化之后，從檢測位值變化的步驟403開始重復執(zhí)行過程400，如圖4所示和下文所述。在一優(yōu)選實施例中，過程400的周期時間等于RC振蕩器103上生成的參考頻率信號的周期。參考頻率信號的頻率越高將導致每個單位時間的周期越多和同步越精確。
在RC振蕩器103的參考信號的每一周期的開始，過程400在步驟403中檢查元件102上的信號電平，以查看USB設備100是否正接收或等待來自主機的信息包。如果USB設備100正接收或等待主機的信息包，則過程400檢測在USB總線110中D+或D-線上的電壓電平是否有變化。當USB設備正從主機接收數(shù)據(jù)流時電壓電平中的變化表明輸入數(shù)據(jù)流中位值的變化。被檢測的位可以是令牌包中的位或數(shù)據(jù)流中令牌包之后的任何其它信息包中的位。響應于檢測到電壓電平的變化，過程400在步驟404中生成同步時鐘信號的周期的起始沿，例如上升沿。從而，使時鐘信號中當前周期的起始沿與輸入包中位周期的開始同步或鎖定到輸入包中位周期的開始。當在步驟404中生成同步時鐘信號的起始沿之后，過程400返回到步驟402，計數(shù)器106和108復位到零。過程400準備好下一個周期。
電壓電平不變表明位值不變。這可對應兩種情況。第一種情況是從過程400的前一個周期開始的時間推移不等于輸入包的一位或多位的持續(xù)時間，這是因為輸入包中的連續(xù)位可能有相同的位值。第二種情況是USB設備100正發(fā)送輸出數(shù)據(jù)流給主機。響應于此，計數(shù)器106和108的計數(shù)在步驟406中加一。在隨后的步驟407中，過程400檢查計數(shù)器106的計數(shù)C106是否滿足等式(1)C106＝D×N/8 (1)在等式(1)中，D是上面參照圖3所述的過程300中生成的數(shù)字控制信號的值，N是正整數(shù)。
不滿足等式(1)的計數(shù)C106表明從同步時鐘信號的起始沿開始的時間推移不等于輸入或輸出數(shù)據(jù)流的位周期的倍數(shù)。響應于此，過程400在步驟409中檢查同步時鐘信號發(fā)生器105中計數(shù)器108的計數(shù)C108是否滿足等式(2)C108＝D/16(2)
不滿足等式(2)的計數(shù)C108表明從同步時鐘信號的起始沿開始的時間推移不等于數(shù)據(jù)流的位周期的一半。響應于此，過程400返回到步驟403以進行下一個周期。如果計數(shù)C108滿足等式(2)，則意味著從同步時鐘信號的起始沿開始的時間推移等于信息包的位周期的一半。響應這種情況，過程400在步驟412為同步時鐘信號的當前周期生成中間沿，例如下降沿。從而，使時鐘信號中周期的中間沿與信息包中位周期的中點同步或鎖定到信息包中位周期的中點。在生成同步時鐘信號的中間沿之后，過程400返回到步驟403以進行下一個周期。在另一實施例中，過程400包括可選的步驟當在步驟412中為同步時鐘信號的當前周期生成中間沿之后以及在返回到步驟403以進行下一個周期之前，將計數(shù)器108的計數(shù)C108復位為零。
回過來參照步驟407，滿足等式(1)的計數(shù)C106表明從同步時鐘信號的起始沿開始的時間推移等于輸入或輸出數(shù)據(jù)流的位周期的倍數(shù)。響應于此，過程400在步驟414為同步時鐘信號的當前周期生成結(jié)束沿，例如另一上升沿。同步時鐘信號的當前周期的結(jié)束沿也用作同步時鐘信號的下一個周期的起始沿。另外，計數(shù)器108的計數(shù)C108在步驟414中復位為零。隨后在步驟415中，過程400驗證計數(shù)C106是否滿足等式(3)C106＝D (3)當已經(jīng)滿足了等式(1)時，計數(shù)C106不滿足等式(3)則表明從同步時鐘信號的起始沿開始的時間推移不等于數(shù)據(jù)流的位周期的八倍。響應這種情況，過程400返回到步驟403以進行下一個周期。如果C106滿足等式(3)，則從同步時鐘信號的起始沿開始的時間推移等于輸入數(shù)據(jù)流的位周期的八倍。響應于此，過程400返回到開始步驟402并將計數(shù)器106和108復位為零。在步驟402之后，時鐘信號同步過程400前進到步驟403為八位周期的下一周期而重復。
應該明白，根據(jù)本發(fā)明，同步時鐘信號不局限于由上述的過程來生成。例如，步驟409不局限于驗證計數(shù)C108是否滿足等式(2)。在另外的實施例中，過程400在步驟409中可以驗證數(shù)計數(shù)器106的計數(shù)C106是否滿足等式(4)C106＝D×M/16 (4)或等式(5)C106＝D×(2M+1)/16(5)在等式(4)和(5)中，M表示整數(shù)。在這些可選的實施例中，同步時鐘信號發(fā)生器105僅僅需要一個計數(shù)器，例如計數(shù)器106。
另外，上面參照圖3所述的過程300不局限于將數(shù)字控制信號的值D設置為由振蕩器103在等于輸入令牌包的八個位周期的持續(xù)時間內(nèi)所生成的參考頻率信號的周期數(shù)?？蓪?shù)字控制信號的值D設置為等于由振蕩器103在等于輸入令牌包的任意數(shù)量的位周期的持續(xù)時間內(nèi)所生成的參考頻率信號的周期數(shù)。一般地，大值D優(yōu)選地用于高精度的同步。如上面參照圖2和圖3所述，時間的開始優(yōu)選地不對應第一位的開始，這是因為它可能不穩(wěn)定。限制持續(xù)時間的結(jié)束使得其不超過令牌包的第十位也是優(yōu)選的。這是因為令牌包的前十位被預定并且在USB協(xié)議中容易識別。因此，八位周期的持續(xù)時間由于它的大D值、容易識別、以及容易對是二、四、八、十六等的倍數(shù)的數(shù)進行二進制操作，從而是優(yōu)選的。
此處所述的過程400中生成的同步時鐘信號被鎖定到USB設備100的元件102上的數(shù)據(jù)流。同步時鐘信號能夠使元件102適當?shù)貙嵤┮韵鹿δ埽T如從主機讀取數(shù)據(jù)、記錄和處理數(shù)據(jù)、向主機發(fā)送數(shù)據(jù)和命令等。如上面所指出的，USB設備100可以是USB鼠標、USB DVD播放器、USB MP3播放器、USB可重寫光學存儲器、USB硬盤驅(qū)動器、USB閃速存儲器、打印機等。同步時鐘信號使元件能夠?qū)嵤┒喾N功能。應該明白，根據(jù)本發(fā)明的時鐘信號同步系統(tǒng)或過程可以用于任何數(shù)字數(shù)據(jù)傳輸裝置。USB設備100僅僅是用于解釋目的的例子。
到現(xiàn)在應該理解已提供了用于使時鐘信號與數(shù)據(jù)信號同步或鎖定到數(shù)據(jù)信號的系統(tǒng)和過程。根據(jù)本發(fā)明的同步系統(tǒng)可以包括簡單且節(jié)約成本的RC振蕩器和簡單的數(shù)字電路。這種系統(tǒng)具有芯片尺寸小、操作可靠和成本高效的性質(zhì)。根據(jù)本發(fā)明的同步過程涉及數(shù)字操作可以在僅一次信號交換中實現(xiàn)。所以，它簡單、快速、可靠以及不易受芯片制造過程和操作條件的變化的影響。
雖然上面已描述了本發(fā)明的具體實施例，但是它們目的不是對本發(fā)明的范圍加以限制。本發(fā)明包括那些對本領(lǐng)域技術(shù)人員來說是顯而易見的對所述實施例的更改和變化。例如，雖然本說明書結(jié)合用于低速信號傳輸?shù)腢SB協(xié)議來描述同步過程，但本發(fā)明也包括各種速度的各種數(shù)據(jù)傳輸協(xié)議中的時鐘信號同步系統(tǒng)和過程。
權(quán)利要求
1.一種用于使時鐘信號與數(shù)據(jù)流同步的方法，包括以下步驟生成參考信號；生成數(shù)值，其等于所述參考信號在包括所述數(shù)據(jù)流中的信息包中預定數(shù)量的位周期的持續(xù)時間內(nèi)的周期數(shù)；通過由所述數(shù)值和所述預定數(shù)量計算所述參考信號在所述數(shù)據(jù)流的位周期內(nèi)的周期數(shù)，來生成與所述數(shù)據(jù)流同步的時鐘信號。
2.根據(jù)權(quán)利要求1所述的方法，所述生成參考信號的步驟包括使用阻容振蕩器來生成振蕩信號。
3.根據(jù)權(quán)利要求1所述的方法，所述生成數(shù)值的步驟包括生成等于所述參考信號在占所述數(shù)據(jù)流中的所述信息包中八位周期的持續(xù)時間內(nèi)的所述周期數(shù)的所述數(shù)值。
4.根據(jù)權(quán)利要求3所述的方法，所述生成數(shù)值的步驟包括生成等于所述參考信號在所述數(shù)據(jù)流中的所述信息包中從第二位的開始到第十位的開始的持續(xù)時間內(nèi)的所述周期數(shù)的所述數(shù)值。
5.根據(jù)權(quán)利要求1所述的方法，所述生成數(shù)值的步驟包括根據(jù)通用串行總線協(xié)議識別所述數(shù)據(jù)流中的所述信息包為令牌包的步驟。
6.根據(jù)權(quán)利要求5所述的方法，所述識別所述信息包為令牌包的步驟包括分析所述信息包的前十位的步驟。
7.根據(jù)權(quán)利要求6所述的方法，所述分析所述信息包的前十位的步驟包括分析在通用串行總線數(shù)據(jù)傳輸線上的電壓電平。
8.根據(jù)權(quán)利要求5所述的方法，所述識別所述信息包為令牌包的步驟還包括比較表示所述信息包中位值變化的波中的多個區(qū)間的步驟。
9.根據(jù)權(quán)利要求8所述的方法，所述比較波中多個區(qū)間的步驟包括以下步驟驗證第一類型的第一沿與第二類型的第二沿之間的區(qū)間是否大致等于所述第二類型的所述第二沿與所述第一類型的第二沿之間的區(qū)間；驗證所述第一類型的所述第一沿與所述第一類型的所述第二沿之間的區(qū)間是否大致等于所述第一類型的所述第二沿與所述第一類型的第三沿之間的區(qū)間；以及驗證所述第一類型的所述第一沿與所述第一類型的所述第三沿之間的區(qū)間是否大致等于所述第一類型的所述第三沿與所述第一類型的第四沿之間的區(qū)間。
10.根據(jù)權(quán)利要求9所述的方法，其中，兩個彼此大致相等的時間區(qū)間包括兩個相差少于百分之十的時間區(qū)間。
11.根據(jù)權(quán)利要求1所述的方法，所述生成時鐘信號的步驟包括以下步驟設置計數(shù)為零；檢測所述數(shù)據(jù)流中的位值的變化；響應于所述位值的變化為所述時鐘信號的周期生成第一沿；以及設置所述計數(shù)為零；響應于所述位值不變將所述計數(shù)加一；響應于所述計數(shù)等于所述數(shù)值，設置所述計數(shù)為零；響應于所述計數(shù)等于所述數(shù)值的奇數(shù)倍除以所述預定數(shù)量的兩倍，為所述時鐘信號的所述周期生成第二沿；以及響應于所述計數(shù)等于所述數(shù)值的倍數(shù)除以所述預定數(shù)量，為所述時鐘信號的所述周期生成第三沿；以及返回到所述檢測位值的變化的步驟。
12.根據(jù)權(quán)利要求11所述的方法，其中所述為所述時鐘信號的周期生成第一沿的步驟包括生成所述時鐘信號的上升沿；所述為所述時鐘信號的所述周期生成第二沿的步驟包括生成所述時鐘信號的下降沿；以及所述為所述時鐘信號的所述周期生成第三沿的步驟包括生成所述時鐘信號的上升沿。
13.根據(jù)權(quán)利要求11所述的方法，所述檢測所述數(shù)據(jù)流中的位值的變化的步驟包括檢測在根據(jù)通用串行總線協(xié)議的所述數(shù)據(jù)流中在令牌包之后的信息包中的所述位值的變化。
14.根據(jù)權(quán)利要求1所述的方法，所述生成時鐘信號的步驟包括以下步驟設置第一計數(shù)和第二計數(shù)為零；檢測所述數(shù)據(jù)流中的位值變化；響應于檢測到所述位值變化，生成所述時鐘信號的第一沿，并設置所述第一計數(shù)和所述第二計數(shù)為零；響應于未檢測到所述位值變化將所述第一計數(shù)加一，以及將所述第二計數(shù)加一；響應于所述第二計數(shù)等于所述數(shù)值除以所述預定數(shù)量的兩倍，生成所述時鐘信號的第二沿；響應于所述第一計數(shù)等于所述數(shù)值的倍數(shù)除以所述預定數(shù)量，生成所述時鐘信號的第三沿，以及設置所述第二計數(shù)為零；以及響應于所述第一計數(shù)等于所述數(shù)值，設置所述第一計數(shù)和所述第二計數(shù)為零；以及返回到所述檢測位值變化的步驟。
15.根據(jù)權(quán)利要求14所述的方法，其中所述生成所述時鐘信號的第一沿的步驟包括為所述時鐘信號的周期生成起始沿；所述生成所述時鐘信號的第二沿的步驟包括為所述時鐘信號的所述周期生成中間沿；以及所述生成所述時鐘信號的第三沿的步驟包括為所述時鐘信號的所述周期生成結(jié)束沿。
16.根據(jù)權(quán)利要求15所述的方法，為所述時鐘信號的所述周期生成結(jié)束沿還包括為所述時鐘信號的隨后周期生成起始沿。
17.根據(jù)權(quán)利要求1所述的方法，所述生成時鐘信號的步驟包括以下步驟將計數(shù)復位為零；檢測所述數(shù)據(jù)流中的位值的變化；響應于所述位值的變化生成所述時鐘信號的起始沿；以及返回到所述將計數(shù)復位為零的步驟；以及響應于所述位值不變將所述計數(shù)加一；響應于所述計數(shù)等于所述數(shù)值的倍數(shù)除以所述預定數(shù)量生成所述時鐘信號的結(jié)束沿；響應于所述計數(shù)等于所述數(shù)值，返回到所述將計數(shù)復位為零的步驟；以及返回到所述檢測位值的變化的步驟；響應于所述計數(shù)等于所述數(shù)值的倍數(shù)除以所述預定數(shù)量的兩倍生成所述時鐘信號的中間沿；以及返回到所述檢測位值的變化的步驟；以及返回到所述檢測位值的變化的步驟。
18.根據(jù)權(quán)利要求17所述的方法，所述檢測所述數(shù)據(jù)流中的位值的變化的步驟包括檢測所述數(shù)據(jù)流中接著令牌包之后的隨后的信息包中的所述位值。
19.根據(jù)權(quán)利要求17所述的方法，其中所述生成所述時鐘信號的起始沿的步驟包括生成所述時鐘信號的上升沿；所述生成所述時鐘信號的中間沿的步驟包括生成所述時鐘信號的下降沿；以及所述生成所述時鐘信號的結(jié)束沿的步驟包括生成所述時鐘信號的上升沿。
20.根據(jù)權(quán)利要求17所述的方法，所述生成所述時鐘信號的結(jié)束沿的步驟包括為所述時鐘信號的當前周期生成所述結(jié)束沿以及為所述時鐘信號的隨后的周期生成起始沿。
21.一種時鐘信號同步系統(tǒng)(101)，包括數(shù)據(jù)輸入總線(110)；參考信號發(fā)生器(103)，用于生成固定頻率信號；數(shù)字數(shù)據(jù)分析器(104)，其連接到所述數(shù)據(jù)輸入總線(110)和連接到所述參考信號發(fā)生器(103)，所述數(shù)字數(shù)據(jù)分析器(104)用于生成數(shù)值，所述數(shù)值等于所述參考信號發(fā)生器(103)的所述固定頻率信號在占所述數(shù)據(jù)輸入總線(110)上的數(shù)據(jù)流中的信息包中預定數(shù)量的位周期的持續(xù)時間內(nèi)的周期數(shù)；以及數(shù)字同步時鐘信號發(fā)生器(105)，其連接到所述數(shù)據(jù)輸入總線(110)、連接到所述參考信號發(fā)生器(103)、以及連接到所述數(shù)字數(shù)據(jù)分析器(104)，所述數(shù)字同步時鐘信號發(fā)生器(105)用于響應于所述數(shù)字數(shù)據(jù)分析器(104)的所述數(shù)值，生成與所述數(shù)據(jù)流同步的時鐘信號。
22.根據(jù)權(quán)利要求21所述的時鐘信號同步系統(tǒng)(101)，所述數(shù)字同步時鐘信號發(fā)生器(105)包括計數(shù)器(106)，用于以等于所述參考信號發(fā)生器(103)的所述固定頻率信號的頻率的速率計數(shù)。
23.根據(jù)權(quán)利要求22所述的時鐘信號同步系統(tǒng)(101)，其中，所述數(shù)字同步時鐘信號發(fā)生器(105)用于通過執(zhí)行包括以下步驟的同步方法來生成所述時鐘信號設置所述計數(shù)器(106)的計數(shù)為零；檢測所述數(shù)據(jù)流中的位值的變化；響應于所述位值的變化為所述時鐘信號的周期生成第一沿；以及設置所述計數(shù)為零；響應于所述位值不變將所述計數(shù)加一；響應于所述計數(shù)等于所述數(shù)值，設置所述計數(shù)為零；響應于所述計數(shù)等于所述數(shù)值的奇數(shù)倍除以所述預定數(shù)量的兩倍，為所述時鐘信號的所述周期生成第二沿；以及響應于所述計數(shù)等于所述數(shù)值的倍數(shù)除以所述預定數(shù)量，為所述時鐘信號的所述周期生成第三沿；以及返回到所述檢測位值的變化的步驟。
24.根據(jù)權(quán)利要求22所述的時鐘信號同步系統(tǒng)(101)，其中，所述數(shù)字同步時鐘信號發(fā)生器(105)用于通過執(zhí)行包括以下步驟的同步方法來生成所述時鐘信號設置所述計數(shù)器(106)的計數(shù)為零；檢測所述數(shù)據(jù)流中的位值的變化；響應于所述位值的變化生成所述時鐘信號的起始沿；以及返回到所述將所述計數(shù)器(106)的計數(shù)設置為零的步驟；以及響應于所述位值不變將所述計數(shù)加一；響應于所述計數(shù)等于所述數(shù)值的倍數(shù)除以所述預定數(shù)量生成所述時鐘信號的結(jié)束沿；響應于所述計數(shù)等于所述數(shù)值，返回到所述將所述計數(shù)器(106)的計數(shù)設置為零的步驟；以及返回到所述檢測所述數(shù)據(jù)流中的位值的變化的步驟；響應于所述計數(shù)等于所述數(shù)值的倍數(shù)除以所述預定數(shù)量的兩倍，生成所述時鐘信號的中間沿；以及返回到所述檢測所述數(shù)據(jù)流中的位值的變化的步驟。
25.根據(jù)權(quán)利要求22所述的時鐘信號同步系統(tǒng)(101)，其中，所述數(shù)字同步時鐘信號發(fā)生器(105)還包括第二計數(shù)器(108)，以及用于通過執(zhí)行包括以下步驟的同步方法來生成所述時鐘信號設置所述計數(shù)器(106)的第一計數(shù)為零；設置所述第二計數(shù)器(108)的第二計數(shù)為零；檢測所述數(shù)據(jù)流中的位值變化；響應于檢測到所述位值變化，生成所述時鐘信號的第一沿，以及設置所述第一計數(shù)和所述第二計數(shù)為零；響應于未檢測到所述位值變化將所述第一計數(shù)加一，以及將所述第二計數(shù)加一；響應于所述第二計數(shù)等于所述數(shù)值除以所述預定數(shù)量的兩倍，生成所述時鐘信號的第二沿；響應于所述第一計數(shù)等于所述數(shù)值的倍數(shù)除以所述預定數(shù)量，生成所述時鐘信號的第三沿，以及設置所述第二計數(shù)為零；以及響應于所述第一計數(shù)等于所述數(shù)值，設置所述第一計數(shù)和所述第二計數(shù)為零；以及返回到所述檢測位值變化的步驟。
26.一種用于從主機接收數(shù)據(jù)和向主機發(fā)送數(shù)據(jù)的設備(100)，包括連接到所述主機的數(shù)據(jù)處理元件(102)；以及數(shù)字同步單元(101)，其包括振蕩器(103)；數(shù)字數(shù)據(jù)分析器(104)，其連接到所述數(shù)據(jù)處理元件(102)和連接到所述振蕩器(103)，所述數(shù)字數(shù)據(jù)分析器(104)用于生成控制信號，所述控制信號的值等于所述振蕩器(103)的固定頻率信號在占所述數(shù)據(jù)處理元件(102)上所述數(shù)據(jù)流中的信息包中預定數(shù)量的位周期的持續(xù)時間內(nèi)的周期數(shù)；以及數(shù)字同步時鐘信號發(fā)生器(105)，其連接到所述數(shù)據(jù)處理元件(102)、連接到所述振蕩器(103)、以及連接到所述數(shù)字數(shù)據(jù)分析器(104)，所述數(shù)字同步時鐘信號發(fā)生器(105)用于響應于所述控制信號，生成與所述數(shù)據(jù)流同步的時鐘信號。
27.根據(jù)權(quán)利要求26所述的設備(100)，其中所述數(shù)據(jù)處理元件(102)用于移動經(jīng)由通用串行總線連接到其上的主計算機的屏幕上的光標，以及向所述主計算機發(fā)出命令。
28.根據(jù)權(quán)利要求27所述的設備(100)，其中所述數(shù)字同步時鐘信號發(fā)生器(105)包括計數(shù)器(106)，以及用于通過執(zhí)行同步方法來生成所述時鐘信號，所述同步方法包括以下步驟設置所述計數(shù)器(106)的計數(shù)為零；檢測所述數(shù)據(jù)流中的位值的變化；響應于所述位值的變化為所述時鐘信號的周期生成第一沿；以及設置所述計數(shù)為零；響應于所述位值不變將所述計數(shù)加一；響應于所述計數(shù)等于所述控制信號的所述值，設置所述計數(shù)為零；響應于所述計數(shù)等于所述控制信號的所述值的奇數(shù)倍除以所述預定數(shù)量的兩倍，為所述時鐘信號的所述周期生成第二沿；以及響應于所述計數(shù)等于所述控制信號的所述值的倍數(shù)除以所述預定數(shù)量，為所述時鐘信號的所述周期生成第三沿；以及返回到所述檢測位值的變化的步驟。
29.根據(jù)權(quán)利要求27所述的設備(100)，其中，所述數(shù)字同步時鐘信號發(fā)生器(105)包括計數(shù)器(106)，以及用于通過執(zhí)行同步方法來生成所述時鐘信號，所述同步方法包括以下步驟設置所述計數(shù)器(106)的計數(shù)為零；檢測所述數(shù)據(jù)流中的位值的變化；響應于所述位值的變化生成所述時鐘信號的起始沿；以及返回到所述設置所述計數(shù)器(106)的計數(shù)為零的步驟；以及響應于所述位值不變將所述計數(shù)加一；響應于所述計數(shù)等于所述控制信號的所述值的倍數(shù)除以所述預定數(shù)量生成所述時鐘信號的結(jié)束沿；響應于所述計數(shù)等于所述控制信號的所述值，返回到所述設置所述計數(shù)器(106)的計數(shù)為零的步驟；以及返回到所述檢測位值的變化的步驟；響應于所述計數(shù)等于所述控制信號的所述值的倍數(shù)除以所述預定數(shù)量的兩倍，生成所述時鐘信號的中間沿；以及返回到所述檢測位值的變化的步驟。
30.根據(jù)權(quán)利要求27所述的設備(100)，其中所述數(shù)字同步時鐘信號發(fā)生器(105)包括第一計數(shù)器(106)和第二計數(shù)器(108)，以及用于通過執(zhí)行同步方法來生成所述時鐘信號，所述同步方法包括以下步驟設置所述第一計數(shù)器(106)的第一計數(shù)為零；設置所述第二計數(shù)器(108)的第二計數(shù)為零；檢測所述數(shù)據(jù)流中的位值變化；響應于檢測到所述位值變化生成所述時鐘信號的第一沿；設置所述第一計數(shù)器(106)的第一計數(shù)；以及設置所述第二計數(shù)器(108)的第二計數(shù)為零；響應于未檢測到所述位值變化將所述第一計數(shù)器(106)的所述第一計數(shù)加一；將所述第二計數(shù)器(108)的所述第二計數(shù)加一；響應于所述第二計數(shù)等于所述控制信號的所述值除以所述預定數(shù)量的兩倍生成時鐘信號的第二沿；響應于所述第一計數(shù)等于所述控制信號的所述值的倍數(shù)除以所述預定數(shù)量生成所述時鐘信號的第三沿；以及設置所述第二計數(shù)器(108)的所述第二計數(shù)為零；響應于所述第一計數(shù)等于所述控制信號的所述值設置所述第一計數(shù)器(106)的所述第一計數(shù)為零；以及設置所述第二計數(shù)器(108)的所述第二計數(shù)為零；以及返回到所述檢測位值變化的步驟。
全文摘要
本發(fā)明公開了一種用于時鐘信號同步的系統(tǒng)(101)，其包括數(shù)據(jù)分析器(104)以及連接到RC振蕩器(103)的同步時鐘信號發(fā)生器(105)。數(shù)據(jù)分析器(104)生成數(shù)字控制信號，該數(shù)字控制信號表示RC振蕩器(103)的參考信號在輸入令牌包的八位周期中的周期數(shù)。同步信號時鐘發(fā)生器(105)使用數(shù)字控制信號來將時鐘信號鎖定到與令牌包具有相同位速率的信息包。
文檔編號H03L7/06GK1947339SQ200480042928
公開日2007年4月11日 申請日期2004年12月13日 優(yōu)先權(quán)日2004年12月13日
發(fā)明者馬青江, 高勇, 任永青 申請人:埃派克森微電子有限公司