專利名稱：電平比較器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及將歐洲地區(qū)的TV廣播的現(xiàn)有技術(shù)中能進(jìn)行VTR的自動(dòng)錄像調(diào)整、廣播電臺(tái)的識(shí)別等的VPS(Video Program System)、PDC(ProgramDelivery Control)等的數(shù)據(jù)疊加在垂直回掃期間的輸入信號(hào)與基準(zhǔn)電壓進(jìn)行電平比較的電平比較器，尤其涉及從疊加在垂直回掃期間的廣播信號(hào)中取出VPS、PDC這樣的數(shù)據(jù)信號(hào)時(shí)所使用的電平比較器。
背景技術(shù)：
已經(jīng)公知一種使用一個(gè)比較器，僅用基準(zhǔn)電壓來(lái)比較疊加在圖像信號(hào)的回掃期間中的各種規(guī)格的數(shù)據(jù)的電平比較器(例如，參照專利文獻(xiàn)1)。
圖5表示現(xiàn)有的電平比較器，圖6是圖5的動(dòng)作波形圖。
在圖5中，比較器101將圖像信號(hào)作為向+端子的輸入，將基準(zhǔn)電壓作為向-端子的輸入，來(lái)比較圖像信號(hào)和基準(zhǔn)電壓。即，比較器101比較圖像信號(hào)相對(duì)于基準(zhǔn)電壓的電平。
現(xiàn)在，考慮輸入了圖6這樣的圖像信號(hào)的情況。首先，在所輸入的圖像信號(hào)比基準(zhǔn)電壓低的期間，比較器101的輸出是低電平。并且，隨著時(shí)間的經(jīng)過(guò)，圖像信號(hào)開始上升，在達(dá)到與基準(zhǔn)電壓相同的電平時(shí)，即若將該時(shí)刻設(shè)為T1，則經(jīng)過(guò)T1時(shí)刻后，圖像信號(hào)比基準(zhǔn)電壓高。這時(shí)，比較器101的輸出從低電平變?yōu)楦唠娖?。但是，在產(chǎn)生從低電平向高電平的輸出數(shù)據(jù)狀態(tài)變化時(shí)，比較器101的輸出產(chǎn)生了延遲時(shí)間TdLH。因此，若以圖像信號(hào)上升為與基準(zhǔn)電壓相同的電平的T1時(shí)刻為起點(diǎn)，實(shí)際上，比較器101的輸出產(chǎn)生從低電平狀態(tài)變?yōu)楦唠娖綘顟B(tài)的定時(shí)，成為距T1時(shí)刻經(jīng)過(guò)了TdLH的延遲時(shí)間之后。
同樣，隨著時(shí)間經(jīng)過(guò)，圖像信號(hào)開始下降，在重新達(dá)到與基準(zhǔn)電壓相同的電平時(shí)，即，若將該時(shí)刻設(shè)為T2，則經(jīng)過(guò)T2時(shí)刻后，圖像信號(hào)比基準(zhǔn)電壓低。這時(shí)，比較器101的輸出從高電平狀態(tài)變化為低電平狀態(tài)。但是，在產(chǎn)生從高電平向低電平的輸出數(shù)據(jù)狀態(tài)變化時(shí)，比較器101的輸出產(chǎn)生了延遲時(shí)間TdHL。因此，若以圖像信號(hào)下降為與基準(zhǔn)電壓相同的電平的T2時(shí)刻為起點(diǎn)，則實(shí)際上比較器101的輸出產(chǎn)生從高電平狀態(tài)變化為低電平狀態(tài)的定時(shí)，成為距T2時(shí)刻經(jīng)過(guò)了TdHL的延遲時(shí)間之后。
通過(guò)重復(fù)上述動(dòng)作，進(jìn)行圖像信號(hào)和基準(zhǔn)電壓的電平比較，從而得到從比較器101的輸出(C)。
專利文獻(xiàn)1特開平7-240857號(hào)公報(bào)作為比較器的輸出特性，在產(chǎn)生輸出數(shù)據(jù)從低電平狀態(tài)變化為高電平狀態(tài)、從高電平狀態(tài)變化為低電平狀態(tài)時(shí)，必然會(huì)產(chǎn)生延遲時(shí)間TdLH、TdHL。這里的延遲時(shí)間TdLH和TdHL的大小關(guān)系因向比較器輸入的信號(hào)波形的振幅以及輸入電壓等動(dòng)作環(huán)境、或比較器的電路結(jié)構(gòu)的不同等而變化。因此，無(wú)法預(yù)知延遲時(shí)間TdLH、TdHL的大小關(guān)系，電平比較器的靈敏度因輸出數(shù)據(jù)的延遲時(shí)間的長(zhǎng)度，受到了更大影響。因此，在由輸入信號(hào)與基準(zhǔn)電壓電平比較后的結(jié)果得到的輸出數(shù)據(jù)中，因產(chǎn)生狀態(tài)變化為止的延遲時(shí)間變長(zhǎng)，或延遲時(shí)間有偏差等原因，而存在破壞了輸出數(shù)據(jù)的精度或作為電平比較器的可靠性的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述問(wèn)題而做出的，提供一種電平比較器，其中包括第一比較器，其將輸入信號(hào)施加給一個(gè)端子，將基準(zhǔn)電壓施加給另一端子；第二比較器，其將輸入信號(hào)施加給另一端子，將基準(zhǔn)電壓施加給一個(gè)端子；和控制電路，其將所述第一比較器的輸出信號(hào)和所述第二比較器的輸出信號(hào)作為輸入，選擇其中一個(gè)狀態(tài)變化快的比較器輸出來(lái)輸出，比較所述基準(zhǔn)電壓和所述輸入信號(hào)的電平。
另外，提供一種電平比較器，其中包括第一比較器，其將輸入信號(hào)施加給+端子，將基準(zhǔn)電壓施加給-端子；第二比較器，其將輸入信號(hào)施加給-端子，將基準(zhǔn)電壓施加給+端子；和控制電路，其將所述第一比較器的輸出信號(hào)和所述第二比較器的輸出信號(hào)作為輸入，選擇其中一個(gè)狀態(tài)變化快的比較器輸出來(lái)輸出，所述第一比較器和所述第二比較器將輸入信號(hào)的下降沿變化與上升沿變化比較，比較具有更快響應(yīng)特性的所述基準(zhǔn)電壓和所述輸入信號(hào)的電平。此外，提供了一種電平比較器，其中包括第一比較器，其將輸入信號(hào)施加給-端子，將基準(zhǔn)電壓施加給+端子；第二比較器，其將輸入信號(hào)施加給+端子，將基準(zhǔn)電壓施加給-端子；和控制電路，其將所述第一比較器的輸出信號(hào)和所述第二比較器的輸出信號(hào)作為輸入，選擇其中一個(gè)狀態(tài)變化快的比較器輸出來(lái)輸出，所述第一比較器和所述第二比較器將輸入信號(hào)的上升沿變化與下降沿變化相比較，比較具有更快響應(yīng)特性的所述基準(zhǔn)電壓和所述輸入信號(hào)的電平。
根據(jù)本發(fā)明，在比較輸入信號(hào)相對(duì)于基準(zhǔn)電壓的電平來(lái)輸出的情況下，通過(guò)始終選擇狀態(tài)變化時(shí)間短的一方，從而可舉出可以縮短狀態(tài)變化，減少?gòu)臓顟B(tài)變化到產(chǎn)生下一狀態(tài)變化的時(shí)間偏差，可提高作為電平比較器的可靠性的優(yōu)點(diǎn)。


圖1是本發(fā)明的電平比較器。
圖2是表示圖1所示的控制電路的一實(shí)施例的電路圖。
圖3是表示圖1的動(dòng)作的波形圖。
圖4是表示圖2的動(dòng)作的波形圖。
圖5表示現(xiàn)有的電平比較器。
圖6是說(shuō)明圖5的動(dòng)作的波形圖。
圖7是表示本發(fā)明的另一實(shí)施例的動(dòng)作的波形圖。
圖中1-第一比較器，2-第二比較器，3-控制電路部，18-“同”門，19-與門。
具體實(shí)施例方式
根據(jù)附圖具體說(shuō)明本發(fā)明的細(xì)節(jié)。圖1是表示本發(fā)明的電平比較器的框圖。
在圖1中，1是第一比較器，是將圖像信號(hào)施加到+端子，將基準(zhǔn)電壓施加到-端子的比較器。若圖像信號(hào)的電平比基準(zhǔn)電壓高，則第一比較器輸出高電平，若圖像信號(hào)的電平比基準(zhǔn)電壓低，則輸出低電平。2是第二比較器，是將圖像信號(hào)施加到-端子，將基準(zhǔn)電壓施加到+端子的比較器。若圖像信號(hào)的電平比基準(zhǔn)電壓高，則第二比較器輸出低電平，若圖像信號(hào)的電平比基準(zhǔn)電壓低，則輸出高電平。3是控制電路，在第一比較器1的輸出信號(hào)和第二比較器2的輸出信號(hào)中比較狀態(tài)變化時(shí)產(chǎn)生的延遲時(shí)間的長(zhǎng)度，選擇從延遲時(shí)間短、即快速產(chǎn)生狀態(tài)變化的比較器輸出開始的狀態(tài)變化，來(lái)使從比較器3的輸出產(chǎn)生狀態(tài)變化。
現(xiàn)在，考慮提供圖3所示的圖像信號(hào)(a)和基準(zhǔn)電壓(b)的情況。將圖像信號(hào)與基準(zhǔn)電壓為相同電平的第一時(shí)刻設(shè)為X1，將第二時(shí)刻設(shè)為X2。(c)是第一比較器1的輸出，(d)是第二比較器2的輸出，(e)是從本發(fā)明的控制電路3的輸出?？梢钥闯鰪目刂齐娐?的輸出(e)是選擇第一比較器1的輸出(c)和第二比較器2的輸出(d)的狀態(tài)變化時(shí)所產(chǎn)生的延遲時(shí)間短的比較器輸出，在所選比較器輸出產(chǎn)生狀態(tài)變化的定時(shí)中，使控制電路3的輸出產(chǎn)生狀態(tài)變化。即，在第一狀態(tài)變化時(shí)，選擇從X1時(shí)刻到產(chǎn)生狀態(tài)變化為止的延遲時(shí)間短的第二比較器2的輸出，使控制電路3的輸出狀態(tài)變化。另外，在第二狀態(tài)變化時(shí)，選擇從X2時(shí)刻到產(chǎn)生狀態(tài)變化為止的延遲時(shí)間短的第一比較器1的輸出，使控制電路3的輸出狀態(tài)變化。
也可與圖1相反，在為將圖像信號(hào)施加到-端子，將基準(zhǔn)電壓施加到+端子的比較器的情況下，如圖7所示，使比較器3的輸出狀態(tài)變化。
圖2是表示圖1的控制電路3的實(shí)施例的電路。
在圖2中，11是第一D型觸發(fā)器，將來(lái)自第一比較器的輸出作為輸入，并通過(guò)時(shí)鐘標(biāo)準(zhǔn)化，而反相輸出和非反相輸出。12是第二D型觸發(fā)器，將來(lái)自第二比較器的輸出作為輸入，并通過(guò)時(shí)鐘標(biāo)準(zhǔn)化，而反相輸出和非反相輸出。13是第三D型觸發(fā)器，將17的或非門的輸出作為輸入，并通過(guò)時(shí)鐘標(biāo)準(zhǔn)化后非反相輸出。該輸出為控制電路3的輸出。14是將第一D型觸發(fā)器11的非反相輸出和第二D型觸發(fā)器12的反相輸出作為輸入的或非門，15是將第一D型觸發(fā)器11的反相輸出和第二D型觸發(fā)器12的非反相輸出作為輸入的或非門。16是將或非門14的輸出信號(hào)和或非門15的輸出信號(hào)作為輸入的或非門。18的“同”門(exclusive nor gate)將反饋了第三D型觸發(fā)器13的輸出作為一個(gè)輸入，將16的或非門的輸出信號(hào)作為另一個(gè)輸入。19是與門，將18的“同”門輸出信號(hào)和16的或非門信號(hào)作為輸入。17是將19的與門輸出信號(hào)和14的或非門輸出信號(hào)作為輸入的或非門，將其輸出信號(hào)輸入到第三D型觸發(fā)器13。
使用圖4的波形圖，詳細(xì)說(shuō)明圖2的控制電路3的動(dòng)作。
現(xiàn)在，考慮提供了圖像信號(hào)(a)和基準(zhǔn)電壓(b)的情況。從第一比較器1的輸出(c)和第二比較器2的輸出(d)，得到本發(fā)明的輸出(e)。這里，將產(chǎn)生由本發(fā)明得到的輸出(e)的第一狀態(tài)變化的時(shí)刻設(shè)為Y1，將產(chǎn)生第二狀態(tài)變化的時(shí)刻設(shè)為Y2。(f)表示輸入到11、12、13的D型觸發(fā)器的公共時(shí)鐘。(g)是由時(shí)鐘(f)標(biāo)準(zhǔn)化后的第一D型觸發(fā)器11的非反相輸出，(h)是由時(shí)鐘f標(biāo)準(zhǔn)化后的第二D型觸發(fā)器12的非反相輸出。這時(shí)，將第一D型觸發(fā)器11的非反相輸出產(chǎn)生了第一狀態(tài)變化的時(shí)刻設(shè)為t1，將產(chǎn)生了第二狀態(tài)變化的時(shí)刻設(shè)為t2。同樣，將第二D型觸發(fā)器的非反相輸出產(chǎn)生了第一狀態(tài)變化的時(shí)刻設(shè)為t3，將產(chǎn)生了第二狀態(tài)變化的時(shí)刻設(shè)為t4。14的或非門，在第一D型觸發(fā)器11的非反相輸出為低電平、第二D型觸發(fā)器12的非反相輸出為高電平時(shí)，輸出為高電平。即，14的或非門輸出信號(hào)的波形，在t3時(shí)刻之前和t4時(shí)刻之后輸出為高電平，如(i)那樣。16的或非門僅在第一D型觸發(fā)器11的非反相輸出和第二D型觸發(fā)器12的非反相輸出為相同電平時(shí)，即，第一D型觸發(fā)器11的非反相輸出和第二D型觸發(fā)器12的非反相輸出同時(shí)為高電平輸出或低電平輸出時(shí)，輸出高電平。即，16的或非門輸出信號(hào)的波形僅在t3～t1時(shí)間和t2～t4時(shí)間的區(qū)間中為高電平，如(j)那樣。將16的或非門輸出施加到18的“同”門的一個(gè)輸入和19的與門的一個(gè)輸入，若16的或非門輸出為高電平，則在其上升沿的定時(shí)中，使第三D型觸發(fā)器13的輸出反相。即，在t3時(shí)刻和t2時(shí)刻，第三D型觸發(fā)器13的輸出狀態(tài)變化，該結(jié)果得到的波形如(k)那樣。由于第三D型觸發(fā)器的輸出為控制電路3的輸出，所以控制電路的輸出如(k)那樣。這樣得到的控制電路3的輸出(k)，在第一狀態(tài)變化時(shí)選擇距Y1時(shí)刻的延遲時(shí)間短的t3(＜t1＝時(shí)刻、在第二狀態(tài)變化時(shí)選擇距Y2時(shí)刻的延遲時(shí)間短的t2(＜t4＝時(shí)刻的產(chǎn)生狀態(tài)變化的定時(shí)，以使控制電路3的輸出產(chǎn)生狀態(tài)變化。這里，若比較波形(k)和波形(e)，則距第一狀態(tài)變化Y1時(shí)刻的延遲時(shí)間也短，距第二狀態(tài)變化Y2時(shí)刻的延遲時(shí)間也短。另外，產(chǎn)生第一狀態(tài)變化后到產(chǎn)生第二狀態(tài)變化的時(shí)間也接近。即，控制電路3的輸出的延遲時(shí)間在第一狀態(tài)變化時(shí)為[Y1+t3]，在第二狀態(tài)變化時(shí)為[Y2+t2]。這是在實(shí)施例的控制電路3中，為了對(duì)第一比較器1的輸出和第二比較器2的輸出進(jìn)行由時(shí)鐘進(jìn)行的標(biāo)準(zhǔn)化而產(chǎn)生的延遲時(shí)間。
在通過(guò)時(shí)鐘標(biāo)準(zhǔn)化第一比較器1的輸出后的輸出中，即第一D型觸發(fā)器11的輸出(g)中，第一狀態(tài)變化時(shí)的延遲時(shí)間為[Y1+t2(t1＜t2＝＝，第二狀態(tài)變化時(shí)的延遲時(shí)間為[Y2+t3]。因此，第一比較器1的標(biāo)準(zhǔn)化輸出波形中，雖然距第二狀態(tài)變化時(shí)的Y2時(shí)刻的延遲時(shí)間相等，但是距Y1時(shí)刻的延遲時(shí)間只長(zhǎng)第一狀態(tài)變化時(shí)的延遲時(shí)間[t2-t1]。另外，通過(guò)時(shí)鐘標(biāo)準(zhǔn)化第二比較器2的輸出后的輸出中，即，第二D型觸發(fā)器12的輸出(h)中，第一狀態(tài)變化時(shí)的延遲時(shí)間為[Y1+t1]，第二狀態(tài)變化時(shí)的延遲時(shí)間為[Y2+t4(t3＜t4＝＝。因此，第二比較器2的標(biāo)準(zhǔn)化輸出的波形中，雖然距第一狀態(tài)變化時(shí)的Y1時(shí)刻的延遲時(shí)間相等，但是距Y2時(shí)刻的延遲時(shí)間只長(zhǎng)第二狀態(tài)變化時(shí)的延遲時(shí)間[t4-t3]。在波形(e)中，若著眼于從產(chǎn)生第一狀態(tài)變化到產(chǎn)生第二狀態(tài)變化的時(shí)間[Y1-Y2]，則相對(duì)于控制電路輸出的波形(k)中為大致同長(zhǎng)度的時(shí)間，因第一比較器1的標(biāo)準(zhǔn)化輸出的波形(g)過(guò)短，或第二比較器的標(biāo)準(zhǔn)化輸出的波形(h)過(guò)長(zhǎng)等的狀態(tài)變化時(shí)的延遲時(shí)間的影響，從產(chǎn)生第一狀態(tài)變化到產(chǎn)生第二狀態(tài)變化的時(shí)間產(chǎn)生了很大偏差。
如上所述，本發(fā)明具有排他地將圖像信號(hào)和基準(zhǔn)電壓施加到輸入端子的兩個(gè)比較器；和控制電路，其由D型觸發(fā)器標(biāo)準(zhǔn)化第一比較器輸出和第二比較器輸出，選擇產(chǎn)生第一狀態(tài)變化和第二狀態(tài)變化時(shí)的延遲時(shí)間短的一方，在延遲時(shí)間短的狀態(tài)變化的定時(shí)中使控制電路輸出產(chǎn)生狀態(tài)變化。這樣，可以縮短進(jìn)行圖像信號(hào)和基準(zhǔn)電壓的電平比較時(shí)的狀態(tài)變化的延遲時(shí)間，可以減少?gòu)臓顟B(tài)變化到產(chǎn)生下一狀態(tài)變化的時(shí)間偏差。由此，可以提高從控制電路輸出的數(shù)據(jù)精度，提高作為電平比較器的可靠性。在上述本發(fā)明的實(shí)施例中，考慮在距圖像信號(hào)和基準(zhǔn)電壓為相同電平的時(shí)刻X1、X2的兩個(gè)比較器輸出的狀態(tài)變化的延遲時(shí)間中，上升沿時(shí)的延遲比下降沿時(shí)的延遲長(zhǎng)的情況。但是，本發(fā)明并不限于該例，也可適于兩個(gè)比較器輸出的狀態(tài)變化中，上升沿時(shí)的延遲時(shí)間與下降沿時(shí)的延遲時(shí)間沒有大小關(guān)系的情況。
權(quán)利要求
1.一種電平比較器，其特征在于，包括第一比較器，其將輸入信號(hào)施加給一個(gè)端子，將基準(zhǔn)電壓施加給另一端子；第二比較器，其將所述輸入信號(hào)施加給另一端子，將所述基準(zhǔn)電壓施加給一個(gè)端子；和控制電路，其將所述第一比較器的輸出信號(hào)和所述第二比較器的輸出信號(hào)作為輸入，選擇其中一個(gè)狀態(tài)變化快的比較器輸出來(lái)輸出，比較所述基準(zhǔn)電壓和所述輸入信號(hào)的電平。
2.一種電平比較器，其特征在于，包括第一比較器，其將輸入信號(hào)施加給非反相輸入端子，將基準(zhǔn)電壓施加給反相輸入端子；第二比較器，其將所述輸入信號(hào)施加給反相輸入端子，將所述基準(zhǔn)電壓施加給非反相輸入端子；和控制電路，其將所述第一比較器的輸出信號(hào)、所述第二比較器的輸出信號(hào)作為輸入，選擇其中一個(gè)狀態(tài)變化快的比較器輸出來(lái)輸出，所述控制電路，在所述輸入信號(hào)上升時(shí)選擇所述第二比較器的輸出，在所述輸入信號(hào)下降時(shí)選擇所述第一比較器的輸出信號(hào)。
3.一種電平比較器，其特征在于，包括第一比較器，其將輸入信號(hào)施加給反相輸入端子，將基準(zhǔn)電壓施加給非反相輸入端子；第二比較器，其將所述輸入信號(hào)施加給非反相輸入端子，將所述基準(zhǔn)電壓施加給反相輸入端子；和控制電路，其將所述第一比較器的輸出信號(hào)、所述第二比較器的輸出信號(hào)作為輸入，選擇其中一個(gè)狀態(tài)變化快的比較器輸出來(lái)輸出，所述控制電路，在所述輸入信號(hào)上升時(shí)選擇所述第一比較器的輸出，在所述輸入信號(hào)下降時(shí)選擇所述第二比較器的輸出信號(hào)。
全文摘要
本發(fā)明所要解決的問(wèn)題是作為比較器的輸出特性，在產(chǎn)生從低電平到高電平、從高電平到低電平的輸出狀態(tài)變化時(shí)必然會(huì)產(chǎn)生延遲時(shí)間。若該延遲時(shí)間長(zhǎng)，則有所輸出的數(shù)據(jù)精度降低，破壞了作為電平比較器的可靠性的問(wèn)題。其解決方案是具有適當(dāng)?shù)目刂齐娐?3)，其在排他地連接兩個(gè)輸入信號(hào)的比較器(1)和比較器(2)的輸出中，比較輸出數(shù)據(jù)的狀態(tài)變化時(shí)產(chǎn)生的延遲時(shí)間，始終選擇延遲時(shí)間短的一方，從而縮短了距狀態(tài)變化的延遲時(shí)間，減小了從狀態(tài)變化到產(chǎn)生下一狀態(tài)變化的時(shí)間偏差，提高了所輸出的數(shù)據(jù)的精度，提高了可靠性。
文檔編號(hào)H03K5/153GK1595955SQ20041006441
公開日2005年3月16日 申請(qǐng)日期2004年8月24日 優(yōu)先權(quán)日2003年9月12日
發(fā)明者山崎慎一, 奧林政則 申請(qǐng)人:三洋電機(jī)株式會(huì)社