專利名稱：輸入緩沖電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一個(gè)用在SSTL接口中的輸入裝置，特別是涉及一個(gè)以差動(dòng)緩沖器和CMOS緩沖器作為輸入緩沖器的輸入緩沖電路，該輸入緩沖電路使CMOS緩沖器在例如刷新操作的預(yù)定操作中工作，由此防止備用狀態(tài)中的輸入緩沖器的電流消耗并減小該電流消耗。
背景技術(shù)：
SSTL接口使從外部輸入的信號(hào)在一個(gè)預(yù)定的參考電位(例如1.4V)的上或下變化，所述變化在預(yù)定的電位之內(nèi)(例如，0.4V)而不是在電源電位和地電位之間變化。
差動(dòng)緩沖電路主要用作在這種SSTL接口中使用的輸入裝置。
圖1是傳統(tǒng)SSTL接口中的輸入緩沖器的電路圖。外部輸入信號(hào)EXTIN代表地址信號(hào)、控制信號(hào)和數(shù)據(jù)信號(hào)等。如圖1所示，該輸入緩沖器是由控制信號(hào)CTRL控制的差動(dòng)比較電路1構(gòu)成的。外部輸入信號(hào)EXTIN與從外部輸入的參考電位Vref進(jìn)行比較，并作為SSTL接口的一個(gè)輸入信號(hào)INT2而輸出。即，兩個(gè)NMOS晶體管N1和N2分別由外部輸入信號(hào)EXTIN和參考電位Vref控制。再有，通過(guò)控制信號(hào)CTRL，兩個(gè)PMOS晶體管P1/P4和NMOS晶體管N3起著用于差動(dòng)比較的晶體管N1和N2的電流源的作用。圖1所示的輸入電路叫做差動(dòng)輸入裝置，圖1示出了除來(lái)自外部輸入信號(hào)中的數(shù)據(jù)信號(hào)以外的其它信號(hào)。
不過(guò)，圖1所示傳統(tǒng)電路存在一個(gè)問(wèn)題，即使在備用狀態(tài)電路也消耗電功率。
即，即使在輸入裝置不工作的預(yù)定時(shí)間段內(nèi)緩沖器也工作并消耗電功率。例如，即使當(dāng)刷新操作被執(zhí)行時(shí)沒(méi)有輸入外部指令信號(hào)，這些輸入裝置(指令和地址緩沖器)也被接通，因此消耗電流。
再有，當(dāng)參考電位Vref變化的時(shí)候，這些輸入裝置不能正常工作。例如，在沒(méi)有從外部輸入指令信號(hào)以減小半導(dǎo)體裝置的功率消耗的備用狀態(tài)的情況下，參考電位Vref是浮動(dòng)的。此時(shí)，參考電位Vref信號(hào)變成地電位，從而可能發(fā)生不正常操作。

發(fā)明內(nèi)容
因此，本發(fā)明是為了解決上述現(xiàn)有技術(shù)中存在的問(wèn)題而做出的，本發(fā)明的第一個(gè)目的是提供一個(gè)輸入緩沖電路，其中CMOS輸入裝置在預(yù)定的操作中工作(即，當(dāng)執(zhí)行刷新操作的時(shí)候輸入裝置使能CMOS緩沖器工作)，從而防止即使沒(méi)有從外部輸入指令信號(hào)或地址信號(hào)時(shí)差動(dòng)緩沖器工作并消耗電功率。
本發(fā)明的第二個(gè)目的是提供一個(gè)輸入緩沖電路，它檢測(cè)參考電位并且當(dāng)該參考電位偏離預(yù)定的正常工作范圍的時(shí)候使能CMOS緩沖器工作，從而防止當(dāng)參考電位沒(méi)有保持在正常操作范圍的時(shí)候緩沖器的不正常工作。
本發(fā)明的第三個(gè)目的是提供一個(gè)輸入緩沖電路，它檢測(cè)從外部輸入的信號(hào)的電位，并且當(dāng)從外部輸入的電位電平足夠大的時(shí)候使能CMOS緩沖器工作，以便當(dāng)輸入信號(hào)完全擺動(dòng)的時(shí)候使能輸入緩沖器作為CMOS工作。
總之，本發(fā)明的目的是提供一種輸入電路裝置，當(dāng)半導(dǎo)體器件處于備用模式狀態(tài)時(shí)它使用CMOS緩沖器，而當(dāng)半導(dǎo)體器件處于有源模式狀態(tài)時(shí)它使用差動(dòng)放大輸入緩沖器。
為了實(shí)現(xiàn)上述目的，按照本發(fā)明的一個(gè)方面，提供一個(gè)輸入緩沖電路，它包括差動(dòng)緩沖器，用于差動(dòng)地比較參考電位和外部輸入信號(hào)并緩沖所比較的信號(hào)；CMOS緩沖器，用于通過(guò)CMOS來(lái)緩沖所述外部輸入信號(hào)；和控制部分，用于邏輯地組合從外部輸入的使能信號(hào)和控制信號(hào)，當(dāng)控制信號(hào)為高處于正常工作狀態(tài)的時(shí)候操作差動(dòng)緩沖器，當(dāng)控制信號(hào)為低處于備用狀態(tài)的時(shí)候，操作CMOS緩沖器；和一個(gè)輸出部分，用于對(duì)差動(dòng)緩沖器的輸出信號(hào)和CMOS緩沖器的輸出信號(hào)進(jìn)行與非，然后將其輸出以作為SSTL接口的輸入信號(hào)。
其中，控制部分包括第一與非門，用于對(duì)使能信號(hào)和控制信號(hào)進(jìn)行與非；第二反相器，用于對(duì)第一與非門的輸出信號(hào)進(jìn)行反相，并將其輸出以作為差動(dòng)緩沖器的控制信號(hào)；第一反相器，用于對(duì)所述控制信號(hào)進(jìn)行反相；第二與非門，用于對(duì)使能信號(hào)和通過(guò)第一反相器反相的控制信號(hào)進(jìn)行與非；第三反相器，用于對(duì)第二與非門的輸出信號(hào)進(jìn)行反相，并將其輸出以作為CMOS緩沖器的操作控制信號(hào)。
本發(fā)明還包括一個(gè)參考電位電平檢測(cè)電路，它檢測(cè)外部參考電位的電平并產(chǎn)生控制信號(hào)，該控制信號(hào)僅當(dāng)電平保持在正常工作范圍的時(shí)候使能差動(dòng)緩沖器工作，當(dāng)電平偏離正常工作范圍的時(shí)候使能CMOS工作。
其中，所述參考電位電平檢測(cè)電路包括第一和第二參考電位產(chǎn)生部分，用于分別產(chǎn)生第一和第二參考電位以設(shè)定外部參考電位的正常工作范圍；由從外部輸入的使能信號(hào)操作的第一比較部分，用于差動(dòng)地比較第一參考電位和所述外部參考電位；由從外部輸入的使能信號(hào)操作的第二比較部分，用于差動(dòng)地比較第二參考電位和所述外部參考電位；控制信號(hào)產(chǎn)生部分，用于邏輯地組合第一和第二參考電位比較部分的輸出，產(chǎn)生一個(gè)控制信號(hào)，該控制信號(hào)僅當(dāng)外部參考電位落在第一參考電位和第二參考電位之間的時(shí)候使能差動(dòng)緩沖器工作，而在其它情況下使能CMOS緩沖器工作。
本發(fā)明還包括一個(gè)輸入信號(hào)電位檢測(cè)電路，用于產(chǎn)生一個(gè)控制信號(hào)，該控制信號(hào)在外部輸入信號(hào)的電位完全擺動(dòng)的時(shí)候使能CMOS緩沖器工作。
其中，所述輸入信號(hào)電位檢測(cè)電路包括第一和一個(gè)第二參考電位產(chǎn)生部分，用于分別產(chǎn)生第一參考電位和第二參考電位Vref2，以便了解外部輸入信號(hào)是否完全擺動(dòng)；由從外部輸入的使能信號(hào)操作的第一比較部分，用于差動(dòng)地比較第一參考電位和外部輸入信號(hào)；由從外部輸入的使能信號(hào)操作的第二比較部分，用于差動(dòng)地比較第二參考電位和外部輸入信號(hào)；第一鎖存器部分，用于接收第一比較部分的輸出信信號(hào)、第一比較部分的反相的輸出信號(hào)，鎖存所接收的信號(hào)，并輸出一個(gè)控制信號(hào)，根據(jù)外部輸入信號(hào)是完全擺動(dòng)或是改變少許，當(dāng)外部輸入信號(hào)是完全擺動(dòng)的時(shí)候，該控制信號(hào)使能CMOS緩沖器工作；第二鎖存器部分，用于接收第二比較部分的輸出信號(hào)、第一比較部分的反相的輸出信號(hào)，鎖存所接收的信號(hào)，并輸出一個(gè)控制信號(hào)，根據(jù)外部輸入信號(hào)是完全擺動(dòng)或改變少許，當(dāng)外部輸入信號(hào)是完全擺動(dòng)的時(shí)候，該控制信號(hào)使能CMOS緩沖器工作。
為了實(shí)現(xiàn)上述目的，按照本發(fā)明的一個(gè)方面提供一個(gè)輸入緩沖電路，它包括第一輸入緩沖器，用于接收從外部的半導(dǎo)體器件施加的外部輸入信號(hào)；第二輸入緩沖器，用于接收外部參考電壓和所述外部輸入信號(hào)；和控制單元，用于產(chǎn)生選擇第一輸入緩沖器或第二輸入緩沖器的控制信號(hào)，其中，當(dāng)所述控制信號(hào)是具有第一電平的信號(hào)時(shí)第一輸入緩沖器工作，當(dāng)所述控制信號(hào)是具有第二電平的信號(hào)時(shí)第二輸入緩沖器工作，其中，當(dāng)外部輸入信號(hào)的電位電平小于第一參考電壓或大于第二參考電壓的時(shí)候控制信號(hào)使能第一輸入緩沖器工作，當(dāng)外部輸入信號(hào)的電位電平位于第一參考電壓和第二參考電壓之間的時(shí)候控制信號(hào)使能第二輸入緩沖器工作。其中第一輸入緩沖器是CMOS緩沖器，第二輸入緩沖器是差動(dòng)輸入緩沖器。
為了實(shí)現(xiàn)上述目的，按照本發(fā)明的一個(gè)方面，提供了一種輸入緩沖電路，它包括第一輸入緩沖器，用于接收從外部的半導(dǎo)體器件施加的外部輸入信號(hào)；第二輸入緩沖器，用于接收外部參考電壓和所述外部輸入信號(hào)；和控制單元，用于，當(dāng)半導(dǎo)體器件的模式是備用模式的時(shí)候選擇第一輸入緩沖器，當(dāng)半導(dǎo)體器件的模式是有源模式的時(shí)候選擇第二輸入緩沖器。


通過(guò)下面結(jié)合附圖的詳細(xì)描述，本發(fā)明的上述的和其它的目的，特點(diǎn)和優(yōu)點(diǎn)將會(huì)變得更明顯，其中圖1是傳統(tǒng)SSTL接口中的輸入緩沖器的電路圖；圖2是根據(jù)本發(fā)明的SSTL接口輸入裝置中的輸入緩沖器的電路圖；圖3是根據(jù)本發(fā)明的輸入緩沖電路中用于檢測(cè)參考電位的電平的電路的電路圖；和圖4是根據(jù)本發(fā)明的輸入緩沖電路中用于檢測(cè)外部輸入信號(hào)的電位的電路的電路圖。
具體實(shí)施例方式
下面參考附圖對(duì)本發(fā)明的最優(yōu)實(shí)施例進(jìn)行描述。
圖2是根據(jù)本發(fā)明的輸入緩沖器的電路圖。
根據(jù)本發(fā)明的輸入緩沖器包括差動(dòng)緩沖器10、CMOS緩沖器20、控制部分30和輸出部分40。差動(dòng)緩沖器10將參考電位Vref和外部輸入信號(hào)EXTIN進(jìn)行差動(dòng)比較并對(duì)其進(jìn)行緩沖。CMOS緩沖器20緩沖外部輸入信號(hào)EXTIN?？刂撇糠?0邏輯地組合從外部輸入的使能信號(hào)EN和控制信號(hào)CTRL，以便在控制信號(hào)CTRL為高的正常工作狀態(tài)中操作差動(dòng)緩沖器10，以及在控制信號(hào)CTRL為低的備用狀態(tài)中操作CMOS緩沖器20。輸出部分40對(duì)差動(dòng)緩沖器10的輸出信號(hào)和CMOS緩沖器20的輸出信號(hào)進(jìn)行與非(NAND)，然后作為SSTL接口的輸入信號(hào)Int2而輸出。
CMOS緩沖器20包括PMOS晶體管P11和NMOS晶體管和N11、NMOS晶體管N12和PMOS晶體管P12。PMOS晶體管P11和NMOS晶體管N11分別通過(guò)柵極端接收外部輸入信號(hào)EXTIN，然后反相并輸出所接收的信號(hào)。當(dāng)控制部分30的控制信號(hào)為低的時(shí)候，NMOS晶體管N12按照控制信號(hào)，起著NMOS晶體管N11的旁路電流源的作用。PMOS晶體管P12根據(jù)控制部分30的控制信號(hào)，起著輸出信號(hào)提升(pull-up)的作用。
控制部分30包括第一與非門NAND11、第二反相器I12、第一反相器I11、第二與非門NAND12、和第三反相器I13。第一與非門NAND11對(duì)使能信號(hào)EN和控制信號(hào)CTRL進(jìn)行與非，第二反相器I12對(duì)第一NAND門NAND11的輸出信號(hào)進(jìn)行反相，然后將它作為差動(dòng)緩沖器10的控制信號(hào)。第一反相器I11對(duì)控制信號(hào)CTRL進(jìn)行反相，第二反相器I12對(duì)使能信號(hào)EN和由第一反相器I11反相的控制信號(hào)CTRLB進(jìn)行與非。第三反相器I13對(duì)第二與非門NAND12的輸出信號(hào)進(jìn)行反相，然后將其輸出以作為CMOS緩沖器20的操作控制信號(hào)。
輸出部分40包括第三與非門NAND13，它對(duì)CMOS緩沖器20的輸出信號(hào)和差動(dòng)緩沖器10的輸出信號(hào)進(jìn)行與非。
在上述的本發(fā)明的緩沖電路中，當(dāng)控制信號(hào)CTRL為高，控制部分30的第一與非門NAND11輸出一個(gè)低信號(hào)。然后，該低信號(hào)通過(guò)第二反相器I12被反相并作為高信號(hào)而被施加給差動(dòng)緩沖器10。
當(dāng)該高信號(hào)被施加給差動(dòng)緩沖器10的時(shí)候，作為旁路電流源的差動(dòng)緩沖器10中的NMOS晶體管N3被接通以正常工作。即，差動(dòng)緩沖器10比較外部輸入信號(hào)EXTIN和外部輸入的參考電位Vref，然后發(fā)送外部輸入信號(hào)EXTIN。
其中，當(dāng)控制信號(hào)CTRL為高信號(hào)時(shí)，反相的控制信號(hào)CTRLB變成低信號(hào)，然后第二與非門NAND12輸出高信號(hào)。進(jìn)一步，第三反相器I13對(duì)第二與非門NAND12的高信號(hào)進(jìn)行反相，并將所反相的信號(hào)(即，低信號(hào))施加到CMOS緩沖器20，從而作為CMOS緩沖器20的旁路電流源的NMOS晶體管N12被關(guān)斷，以便只輸出高信號(hào)而與外部輸入信號(hào)EXTIN無(wú)關(guān)。即，CMOS緩沖器20不工作。
當(dāng)控制信號(hào)CTRL為低時(shí)，通過(guò)操作控制部分30將該低信號(hào)施加到差動(dòng)緩沖器10，并將高信號(hào)作為控制信號(hào)施加到CMOS緩沖器20，從而CMOS緩沖器20正常工作。
結(jié)果，在控制信號(hào)CTRL為高的操作狀態(tài)，差動(dòng)緩沖器10正常工作。相反，在控制信號(hào)CTRL為低的狀態(tài)下，僅有CMOS緩沖器20工作。即，當(dāng)未從外部輸入指令信號(hào)或地址信號(hào)的時(shí)候，差動(dòng)緩沖器10不工作，從而防止了電流消耗。在這種狀態(tài)下，當(dāng)從外部輸入信號(hào)的時(shí)候，CMOS緩沖器20工作(例如，執(zhí)行刷新操作)并發(fā)送所輸入的信號(hào)。
圖3是根據(jù)本發(fā)明的用于檢測(cè)外部輸入?yún)⒖茧娢坏碾娖降碾娐返碾娐穲D。
該電路包括第一參考電位產(chǎn)生部分51、第二參考電位產(chǎn)生部分52、第一參考電位比較部分53、第二參考電位比較部分54、和控制信號(hào)產(chǎn)生部分55。
第一參考電位產(chǎn)生部分51通過(guò)電源電壓從內(nèi)部產(chǎn)生一個(gè)預(yù)定的電位Vt，以作為第一參考電位Vref1。其中，所述預(yù)定電位Vt按照從外部輸入的參考電位Vref的變化控制從外部輸入到控制部分30的控制信號(hào)CTRL。第二參考電位產(chǎn)生部分52通過(guò)電源電壓從內(nèi)部產(chǎn)生一個(gè)預(yù)定電位Vcc-Vt，以作為第二參考電位Vref2。通過(guò)從外部輸入的使能信號(hào)EN對(duì)第一參考電位比較部分53進(jìn)行操作，以將第一參考電位Vref1和從外部輸入的參考電位Vref進(jìn)行差動(dòng)比較。通過(guò)從外部輸入的使能信號(hào)EN對(duì)第二參考電位比較部分54進(jìn)行操作，以將第二參考電位Vref2和從外部輸入的參考電位Vref進(jìn)行比較。僅當(dāng)從外部輸入的參考電位Vref落在第一參考電位Vt和第二參考電位Vcc-Vt之間的時(shí)候，控制信號(hào)產(chǎn)生部分55把第一參考電壓比較部分53和第二參考電位比較部分54的輸出進(jìn)行邏輯組合以操作差動(dòng)緩沖器10。進(jìn)一步，在其它情況下，控制信號(hào)產(chǎn)生部分55產(chǎn)生一個(gè)使能CMOS緩沖器20工作的控制信號(hào)CTRL。
控制信號(hào)產(chǎn)生部分55包括一個(gè)或非門NOR50，它將通過(guò)反相器I50對(duì)第一參考電位比較部分53的輸出信號(hào)進(jìn)行反相所獲得的信號(hào)，和第二參考電位比較部分54的輸出信號(hào)進(jìn)行或非(NOR)，以輸出控制信號(hào)CTRL。
當(dāng)從外部輸入的參考電位Vref小于從內(nèi)部產(chǎn)生的參考電位的時(shí)候，如上構(gòu)成的參考電位電平檢測(cè)電路輸出一個(gè)低信號(hào)到輸出端，由此控制CMOS緩沖器20工作。
當(dāng)從外部輸入的參考電位Vref小于第一參考電位Vref1(即，Vt)的時(shí)候，在第一參考電位比較部分53中的NMOS晶體管N53導(dǎo)通，以輸出一個(gè)低信號(hào)。該低信號(hào)由反相器I50反相，以便輸入到或非門NOR50，從而或非門NOR50輸出一個(gè)低信號(hào)作為控制信號(hào)CTRL，而與第二參考電位比較部分54的輸出信號(hào)無(wú)關(guān)。在這種情況下，CMOS緩沖器20工作。
當(dāng)從外部輸入的參考電位Vref高于第二參考電位Vref2(即，Vcc-Vt)的時(shí)候，第二參考電位比較部分54中的NMOS晶體管N55導(dǎo)通，而從柵極端接受來(lái)自第二參考電位Vref2的NMOS晶體管N56關(guān)斷。因此，輸出一個(gè)高信號(hào)，從而控制信號(hào)產(chǎn)生部分55的或非門NOR 50輸出一個(gè)低信號(hào)作為控制信號(hào)CTRL，而與第一參考電位比較部分53的輸出信號(hào)無(wú)關(guān)，由此使能CMOS緩沖器20工作。
在上述的本發(fā)明中，僅當(dāng)外部輸入的參考電位Vref位于第一參考電位Vref1(即，Vt)和第二參考電位Vref2(即，Vcc-Vt)之間的時(shí)候，差動(dòng)緩沖器10工作。進(jìn)而，在其它情況下，產(chǎn)生控制信號(hào)CTRL以操作CMOS緩沖器20。
圖4是根據(jù)本發(fā)明的用于檢測(cè)輸入信號(hào)的電位的電路的電路圖。
該電路包括第一和第二參考電位產(chǎn)生部分61和62、第一和第二比較部分63和64、第一鎖存器部分65、和第二鎖存器部分66。第一和第二參考電位產(chǎn)生部分61和62從內(nèi)部分別產(chǎn)生第一參考電位Vref1和第二參考電位Vref2，以便和輸入信號(hào)的電位進(jìn)行比較。第一比較部分63差動(dòng)地比較外部輸入信號(hào)EXTIN和第一參考電位Vref1，第二比較部分64差動(dòng)地比較外部輸入信號(hào)EXTIN和第二參考電位Vref2。第一鎖存器部分65通過(guò)反向器I60接收第一比較部分63的輸出信號(hào)，允許該信號(hào)通過(guò)MOS晶體管P66/N68和一個(gè)選通門(pass gate)G61，并被由閉合電路構(gòu)成的反相器I61和I62鎖存，然后作為控制信號(hào)CTRL而輸出。第二鎖存部分66使第二比較部分64的輸出信號(hào)通過(guò)MOS晶體管P67/N69和一個(gè)選通門G62，并通過(guò)由閉合電路構(gòu)成的反相器I63和I64對(duì)其進(jìn)行鎖存，然后輸出一個(gè)控制信號(hào)CTRL。
上述構(gòu)成的電路檢測(cè)從外部輸入的輸入信號(hào)的電位是否完全擺動(dòng)，或是改變了少許。
當(dāng)輸入信號(hào)EXTIN小于第一參考電位Vref1的時(shí)候，第一比較部分63的NMOS晶體管N63被導(dǎo)通，并輸出一個(gè)低信號(hào)。進(jìn)而，該低信號(hào)通過(guò)反相器I60輸入到第一鎖存器部分65，并且第一鎖存器部分65鎖存該信號(hào)，然后輸出一個(gè)控制信號(hào)以操作CMOS緩沖器20。
再者，當(dāng)輸入信號(hào)EXTIN高于第二參考電位Vref2的時(shí)候，第二比較部分64的輸出信號(hào)變?yōu)楦咝盘?hào)，然后被第二鎖存器部分66鎖住。因此，第二鎖存器部分66輸出一個(gè)控制信號(hào)以操作CMOS緩沖器20。
因?yàn)檫@意味著輸入信號(hào)擺動(dòng)，所以CMOS緩沖器20在這種操作中工作。其中，操作不總是被執(zhí)行，而是在預(yù)定時(shí)間內(nèi)被執(zhí)行。進(jìn)而，操作的結(jié)果被鎖存。其中，所述預(yù)定操作時(shí)間表示初始功率上升以后的一個(gè)預(yù)定時(shí)間，且該時(shí)間可通過(guò)使能信號(hào)來(lái)調(diào)整。
在如上述的本發(fā)明中，將一個(gè)CMOS緩沖電路添加到差動(dòng)緩沖電路中，并且該差動(dòng)緩沖電路包括一個(gè)用于選擇差動(dòng)緩沖電路和CMOS緩沖電路的控制部分，從而，當(dāng)執(zhí)行在其中沒(méi)有輸入外部指令信號(hào)的預(yù)定操作(例如，一個(gè)刷新操作)的時(shí)候，只有CMOS緩沖電路工作，而不是差動(dòng)緩沖電路在工作，因此，電流消耗可以減少。進(jìn)而，在從外部輸入的信號(hào)的參考電位的電平被檢測(cè)出以后，當(dāng)該被檢測(cè)出的電平屬于正常操作范圍的時(shí)候，差動(dòng)緩沖電路工作；當(dāng)該被檢測(cè)出的電平偏離正常工作范圍的時(shí)候，CMOS緩沖電路工作，從而即使在外部輸入?yún)⒖茧娢蛔兓臅r(shí)候，也可以執(zhí)行正常操作。再者，在從外部輸入的輸入信號(hào)的電位被檢測(cè)出以后，當(dāng)輸入信號(hào)的電位擺動(dòng)的時(shí)候，CMOS緩沖電路工作，從而根據(jù)本發(fā)明的輸入緩沖電路可以用作穩(wěn)定的輸入裝置。
已經(jīng)為了解釋的目的對(duì)本發(fā)明的最佳實(shí)施例作了描述，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，在不違背所附權(quán)利要求所公開的本發(fā)明的范圍和精神的情形下，可以對(duì)本發(fā)明作出各種修改，增加和替代。
權(quán)利要求
1.一種輸入緩沖電路，包括第一輸入緩沖器，用于接收從外部的半導(dǎo)體器件施加的外部輸入信號(hào)；第二輸入緩沖器，用于接收外部參考電壓和所述外部輸入信號(hào)；和控制單元，用于產(chǎn)生選擇第一輸入緩沖器或第二輸入緩沖器的控制信號(hào)，其中，當(dāng)所述控制信號(hào)是具有第一電平的信號(hào)時(shí)第一輸入緩沖器工作，當(dāng)所述控制信號(hào)是具有第二電平的信號(hào)時(shí)第二輸入緩沖器工作，其中，當(dāng)外部輸入信號(hào)的電位電平小于第一參考電壓或大于第二參考電壓的時(shí)候控制信號(hào)使能第一輸入緩沖器工作，當(dāng)外部輸入信號(hào)的電位電平位于第一參考電壓和第二參考電壓之間的時(shí)候控制信號(hào)使能第二輸入緩沖器工作。
2.根據(jù)權(quán)利要求1的輸入緩沖電路，其中第一輸入緩沖器是CMOS緩沖器，第二輸入緩沖器是差動(dòng)輸入緩沖器。
3.一種輸入緩沖電路，包括第一輸入緩沖器，用于接收從外部的半導(dǎo)體器件施加的外部輸入信號(hào)；第二輸入緩沖器，用于接收外部參考電壓和所述外部輸入信號(hào)；和控制單元，用于，當(dāng)半導(dǎo)體器件的模式是備用模式的時(shí)候選擇第一輸入緩沖器，當(dāng)半導(dǎo)體器件的模式是有源模式的時(shí)候選擇第二輸入緩沖器。
4.根據(jù)權(quán)利要求3的輸入緩沖電路，其中第一輸入緩沖器是CMOS緩沖器，第二輸入緩沖器是差動(dòng)輸入緩沖器。
5.一種在SSTL接口中使用的輸入緩沖電路，該輸入緩沖電路包括差動(dòng)緩沖器，用于差動(dòng)地比較參考電位和外部輸入信號(hào)并緩沖所比較的信號(hào)；CMOS緩沖器，用于通過(guò)CMOS來(lái)緩沖所述外部輸入信號(hào)；和控制部分，用于邏輯地組合從外部輸入的使能信號(hào)和控制信號(hào)，當(dāng)控制信號(hào)處于正常工作狀態(tài)的時(shí)候操作差動(dòng)緩沖器，當(dāng)沒(méi)有從外部輸入例如指令信號(hào)或地址信號(hào)的輸入信號(hào)的時(shí)候，以及當(dāng)執(zhí)行例如刷新操作的預(yù)定操作的時(shí)候，操作CMOS緩沖器。
6.根據(jù)權(quán)利要求5的輸入緩沖電路，其中所述控制部分包括第一與非門，用于對(duì)使能信號(hào)和控制信號(hào)進(jìn)行與非；第二反相器，用于對(duì)第一與非門的輸出信號(hào)進(jìn)行反相，并將其輸出以作為差動(dòng)緩沖器的控制信號(hào)；第一反相器，用于對(duì)所述控制信號(hào)進(jìn)行反相；第二與非門，用于對(duì)使能信號(hào)和通過(guò)第一反相器反相的控制信號(hào)進(jìn)行與非；第三反相器，用于對(duì)第二與非門的輸出信號(hào)進(jìn)行反相，并將其輸出以作為CMOS緩沖器的操作控制信號(hào)。
7.根據(jù)權(quán)利要求5的輸入緩沖電路，還包括一個(gè)參考電位電平檢測(cè)電路，它檢測(cè)外部參考電位的電平并產(chǎn)生控制信號(hào)，該控制信號(hào)當(dāng)電平保持在正常工作范圍的時(shí)候使能差動(dòng)緩沖器工作，當(dāng)電平偏離正常工作范圍的時(shí)候使能CMOS工作。
8.根據(jù)權(quán)利要求7的輸入緩沖電路，其中所述參考電位電平檢測(cè)電路包括第一和第二參考電位產(chǎn)生部分，用于分別產(chǎn)生第一和第二參考電位以設(shè)定外部參考電位的正常工作范圍；由從外部輸入的使能信號(hào)操作的第一比較部分，用于差動(dòng)地比較第一參考電位和所述外部參考電位；由從外部輸入的使能信號(hào)操作的第二比較部分，用于差動(dòng)地比較第二參考電位和所述外部參考電位；控制信號(hào)產(chǎn)生部分，用于邏輯地組合第一和第二參考電位比較部分的輸出，產(chǎn)生一個(gè)控制信號(hào)，該控制信號(hào)僅當(dāng)外部參考電位落在第一參考電位和第二參考電位之間的時(shí)候使能差動(dòng)緩沖器工作，而在其它情況下使能CMOS緩沖器工作。
9.根據(jù)權(quán)利要求5的輸入緩沖電路，還包括一個(gè)輸入信號(hào)電位檢測(cè)電路，用于產(chǎn)生一個(gè)控制信號(hào)，該控制信號(hào)在外部輸入信號(hào)的電位完全擺動(dòng)的時(shí)候使能CMOS緩沖器工作。
10.根據(jù)權(quán)利要求9的輸入緩沖電路，其中所述輸入信號(hào)電位檢測(cè)電路包括第一和一個(gè)第二參考電位產(chǎn)生部分，用于分別產(chǎn)生第一參考電位和第二參考電位Vref2，以便了解外部輸入信號(hào)是否完全擺動(dòng)；由從外部輸入的使能信號(hào)操作的第一比較部分，用于差動(dòng)地比較第一參考電位和外部輸入信號(hào)；由從外部輸入的使能信號(hào)操作的第二比較部分，用于差動(dòng)地比較第二參考電位和外部輸入信號(hào)；第一鎖存器部分，用于接收第一比較部分的輸出信信號(hào)、第一比較部分的反相的輸出信號(hào)，鎖存所接收的信號(hào)，并輸出一個(gè)控制信號(hào)，根據(jù)外部輸入信號(hào)是完全擺動(dòng)或是改變少許，當(dāng)外部輸入信號(hào)是完全擺動(dòng)的時(shí)候，該控制信號(hào)使能CMOS緩沖器工作；第二鎖存器部分，用于接收第二比較部分的輸出信號(hào)、第一比較部分的反相的輸出信號(hào)，鎖存所接收的信號(hào)，并輸出一個(gè)控制信號(hào)，根據(jù)外部輸入信號(hào)是完全擺動(dòng)或改變少許，當(dāng)外部輸入信號(hào)是完全擺動(dòng)的時(shí)候，該控制信號(hào)使能CMOS緩沖器工作。
全文摘要
公開了一種在SSTL接口中使用的輸入裝置，它包括差動(dòng)緩沖器，用于比較外部輸入信號(hào)和從外部輸入的參考電位；CMOS緩沖器，用于緩沖所述外部輸入信號(hào)。在該輸入裝置中，當(dāng)未從外部輸入指令信號(hào)或地址信號(hào)時(shí)，和當(dāng)執(zhí)行例如刷新操作的預(yù)定操作時(shí)CMOS緩沖器工作，由此減少了備用狀態(tài)中的功率消耗。進(jìn)一步，為了防止當(dāng)參考電位沒(méi)有保持在正常操作范圍中時(shí)輸入裝置的不正常工作，在所述輸入裝置中還包括一個(gè)參考電位電平檢測(cè)電路，從而當(dāng)參考電位偏離預(yù)定的正常工作范圍時(shí)CMOS緩沖器工作。再有，為了當(dāng)輸入信號(hào)完全擺動(dòng)時(shí)使能輸入緩沖器作為CMOS工作，在所述輸入裝置中還包括一個(gè)用于檢測(cè)從外部輸入的輸入信號(hào)的電位的電路。
文檔編號(hào)H03K19/00GK1520036SQ20031012480
公開日2004年8月11日 申請(qǐng)日期2003年10月30日 優(yōu)先權(quán)日2002年10月30日
發(fā)明者李在真, 李康設(shè) 申請(qǐng)人:海力士半導(dǎo)體有限公司