專利名稱：控制基帶增益的方法及電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及基帶增益控制，尤其是能夠有效防止在直接變換基帶電路的增益控制中由于直流補(bǔ)償量引出問(wèn)題的基帶增益控制方法及電路。
2)由于包括基帶限制和AGC(自動(dòng)益控制)在內(nèi)的大部分功能是在基帶頻率執(zhí)行的，因此它們可以由適合于LSI(大規(guī)模集成電路)的CMOS模擬電路來(lái)實(shí)現(xiàn)。
圖6是一個(gè)直接變換接收機(jī)的具體構(gòu)成的示意圖。圖6所示是一個(gè)基帶增益控制系統(tǒng)，它用于控制直接變換基帶電路的增益，這個(gè)系統(tǒng)可以象WCDMA(寬帶碼分多址)系統(tǒng)那樣在接收機(jī)的接收信號(hào)中具有寬動(dòng)態(tài)范圍。
由天線201接收的高頻信號(hào)受制于高頻帶通濾波器202的頻帶限制，并且接收的頻帶被取出。如此限制頻帶的信號(hào)被低噪聲放大器LNA203放大，并被直接輸入給正交解調(diào)器204。正交解調(diào)器204被由本地振蕩器225所產(chǎn)生的本地信號(hào)所驅(qū)動(dòng)。這個(gè)本地信號(hào)的頻率與被接收的高頻信號(hào)的中心頻率相同。
正交解調(diào)器204由乘法電路222和223以及位相電路224組成。低噪放大器203的平衡輸出通過(guò)放大器221被乘法電路222和223進(jìn)行乘法處理，這些乘法處理分別對(duì)應(yīng)于具有本地信號(hào)的0度相位和90度相位的正交信號(hào)的平衡輸出，基帶信號(hào)直接產(chǎn)生自高頻信號(hào)，且兩種信號(hào)，即基帶信號(hào)I和Q作為解調(diào)輸出被輸出。這些基帶信號(hào)分別受到基帶濾波器205和206的頻帶限制，之后又被AGC電路207放大，從而具有一個(gè)恒定的平均幅度值。
AGC電路207的動(dòng)態(tài)范圍具有能達(dá)到幾十個(gè)分貝(對(duì)于CDMA約為80dB)的特性。AGC電路207的輸出作為信號(hào)205和206被分別輸出給下一級(jí)。需要指出的是，控制該電路的增益的電路以及其中的算法因?yàn)榕c本發(fā)明無(wú)關(guān)，所以在此未加描述。
根據(jù)這個(gè)直接變換系統(tǒng)，用來(lái)抑制相鄰波道的波道濾波器不是由用于IF頻帶的SAW濾波器實(shí)現(xiàn)，而是由基帶濾波器205和206實(shí)現(xiàn)。由于基帶濾波器205和206能由采用有源元件的電路來(lái)實(shí)現(xiàn)，所以它們適合于IC。此外，由于高頻信號(hào)被直接變換成基帶信號(hào)，無(wú)需提供第二個(gè)本地振蕩器。由于這些原因，有可能使從低噪放大器LNA203到基帶輸出的所有的接收電路，可以由一個(gè)芯片來(lái)實(shí)現(xiàn)。這大大有助于制造出體積更小的移動(dòng)電話，并減少元件數(shù)量。
但是，如果在基帶濾波器205和206和AGC電路207中有直流補(bǔ)償，哪怕是很小，AGC的增益有時(shí)會(huì)變得高達(dá)80dB，并出現(xiàn)飽和現(xiàn)象，使得輸出被固定為電源電壓或接地電壓。例如，如果在基帶濾波器205中存在1mV的直流補(bǔ)償，那么AGC電路207的增益就是80dB，即高達(dá)輸入的10,000倍，一個(gè)10V的直流成分被輸出。不用說(shuō)，這樣一個(gè)電壓遠(yuǎn)高于移動(dòng)電話的電池的電壓，其結(jié)果是移動(dòng)電話無(wú)法工作。
如上所述，盡可能地消除直流補(bǔ)償，是直接變換電路中的基帶電路中最顯著的問(wèn)題。
傳統(tǒng)上消除直流補(bǔ)償?shù)姆椒ㄖ皇窃诳勺冊(cè)鲆娣糯笃鞯牟煌?jí)之間使用高通濾波器(C-cut)，它們各包含一個(gè)隔直流電容器。
圖7的示意圖表示圖6中的用于I或Q的基帶電路被去掉后的情況。這個(gè)基帶電路包括具有C-cut結(jié)構(gòu)的多個(gè)增益控制放大器。為簡(jiǎn)化描述，圖7顯示了作為單端電路的基帶電路?；鶐V波器101和可變?cè)鲆娣糯笃?02、103和104(這些放大器也可分別表述為VGA1、VGA2和VGA3)分別對(duì)應(yīng)于基帶濾波器205(206)和可變?cè)鲆娣糯笃?08(211)、209(212)和210(213)。
按照這種結(jié)構(gòu)，為防止直流補(bǔ)償?shù)陌l(fā)展以及由直流補(bǔ)償?shù)陌l(fā)展而造成的信號(hào)的飽和，對(duì)應(yīng)于C-cut結(jié)構(gòu)的高通濾波器108至111被分別插入于電路的輸入部分和VGA102之間、VGA102和VGA103之間、VGA103和VGA104之間，以及VGA104和輸出部分之間。根據(jù)從外部輸入進(jìn)來(lái)的增益數(shù)據(jù)，按照增益分配電路112分配的增益控制數(shù)據(jù)，控制VGA1、VGA2、和VGA3的增益。
如上所述，通過(guò)把高通濾波器插入基帶電路中的合適單元，在增益未發(fā)生變化的靜態(tài)下防止了直流的傳播。此外，可以防止由于直流補(bǔ)償造成的信號(hào)飽和。
然而，根據(jù)傳統(tǒng)的消除直接變換接收機(jī)中基帶電路的直流補(bǔ)償?shù)姆椒ǎ谠鲆姘l(fā)生巨大變化的動(dòng)態(tài)控制狀態(tài)下，會(huì)發(fā)生由于直流補(bǔ)償而造成的過(guò)渡現(xiàn)象，這經(jīng)常會(huì)對(duì)接收特性具有負(fù)面效應(yīng)。
假設(shè)在圖7所給出的電路中，補(bǔ)償電壓Vof1、Mof2、和Vof3被分別加到VGA1、VGA2、和VGA3的輸入一側(cè)，應(yīng)考慮如果各個(gè)增益g1、g2和g3被改變，何種過(guò)渡現(xiàn)象將會(huì)出現(xiàn)。
在此假定如圖7所示那樣被插入的高通濾波器109至111的傳遞函數(shù)是一樣的，而且用以下簡(jiǎn)化的方式表達(dá)B(s)=ss+α...(1).]]>假定VGA1、VGA2、和VGA3的增益(不是分貝值，而是實(shí)際值)分別是g1、g2和g3，而且這些增益分別變?yōu)間1’、g2’和g3’，為了簡(jiǎn)化，設(shè)定下述條件a)增益g1、g2和g3是輸入的1至16倍高；b)增益g1、g2和g3不是同時(shí)變化；而且c)增益g1、g2和g3的變化是瞬間的。
1)如果VGA1的增益從g3變?yōu)間3’由于分別被高通濾波器109和110阻斷，補(bǔ)償電壓Vof1、Vof2對(duì)輸出沒(méi)有影響，僅Mof3對(duì)輸出有影響。在高通濾波器111的輸入端，一個(gè)臺(tái)階狀的電壓變化ΔV3出現(xiàn)，如下表述ΔV3＝(g3′-g3)·vof3…(2)。
這個(gè)臺(tái)階狀的變化影響通過(guò)高通濾波器111的輸出Vout。它的一個(gè)作用可以用拉普拉斯變換表述如下。Vout(s)=B(s)·ΔV3s=(g3'-g3)·Vof3·1s+α...(3)]]>。
假定g3在t＝0時(shí)變化，可得到如下的時(shí)間響應(yīng)Vout(t)=(g3'-g3)·Vof3·e-αt...(4)]]>。
2)如果VGA2的增益從g2變成g2’由于高通濾波器110的存在，在穩(wěn)定態(tài)下，VGA2的輸出的補(bǔ)償被濾波器110消除。然后，假定g2變成g2’。此時(shí)，如下的臺(tái)階狀的電壓變化ΔV2出現(xiàn)在高通濾波器110的輸入ΔV2＝(g2′-g2)·vof2… (5)。
這個(gè)臺(tái)階狀的變化影響通過(guò)兩階高通濾波器的輸出Vout。它的一個(gè)作用可以用拉普拉斯變換表述如下。Vout(s)=g3·B(s)2ΔV2sg3·ΔV2·ss+α·1s+α...(6)]]>。
假定g2在t＝0時(shí)變化，可得到如下的以時(shí)間為變量的情況Vout(t)＝g3·ΔV2·(1-α·t)·e-at＝g3·(g2′-g2)·Vof2·(1-α·t)·e-at…(7)。
3)如果VGA1的增益從g1變成g1’由于高通濾波器109的存在，在穩(wěn)定態(tài)下，VGA1的輸出的補(bǔ)償被109阻斷。然后，假定g1變成g1’。此時(shí)，如下的臺(tái)階狀的電壓變化ΔV1出現(xiàn)在高通濾波器109的輸入ΔV1＝(g1′-g1)·vof1… (8)。
這個(gè)臺(tái)階狀的變化影響通過(guò)三級(jí)高通濾波器的輸出Vout。它的一個(gè)作用可以用拉普拉斯變換表述成如下方式。Vout(s)=g3·g2·B(s)3ΔV1sg3·g2·ΔV1·ss+α·ss+α·1s+α...(9)]]>。
假定g1在t＝0時(shí)變化，可得到如下的以時(shí)間為變量的情況Vout(t)=g3·g2·ΔV1·(1-2·α·t+α2·t22)·e-αt]]>=g3·g2·(g1'-g1)·Vof1·(1-2·α·t+α2·t22)·e-αt...(10)]]>圖8所示是數(shù)學(xué)公式(4)在補(bǔ)償電壓Vof3為1mV，增益g3從輸入的1倍變至16倍高時(shí)的波形圖。
圖9所示是數(shù)學(xué)公式(7)在補(bǔ)償電壓Vof2為1mV，增益g3為輸入的16倍高，且增益g2從輸入的1倍變至16倍高時(shí)的波形圖。


圖10所示是數(shù)學(xué)公式(10)在補(bǔ)償電壓Vof1為1mV，增益g3和g2為輸入的16倍高，且增益g1從輸入的1倍變至16倍高時(shí)的波形。
不論在何種情況下，各高通濾波器的3dB截止頻率均為5kHz，α值為31415.93。
從圖8至10中顯見(jiàn)，即使直流成份可以被高通濾波器阻斷，然而高過(guò)渡電壓會(huì)出現(xiàn)在輸出，并通過(guò)改變各級(jí)的增益從而損壞其性能。
例如，圖8表明，如果在1mV的直流補(bǔ)償電壓Vof3輸入時(shí)VGA3的增益從1倍(0dB)變至16倍(24dB)時(shí)，會(huì)出現(xiàn)其值為1mV×(16-1)＝15mV的一個(gè)過(guò)渡電壓脈沖。圖9表明，如果在1mV直流補(bǔ)償電壓Vof2為輸入時(shí)VGA2的增益從1倍(0dB)變至16倍(24dB)且增益g3是16倍于輸入(24dB)時(shí)，會(huì)出現(xiàn)其值為1mV×16×(16-1)＝240mV的一個(gè)過(guò)渡電壓脈沖。
此外，圖10示出如果VGA3的增益g3是16倍于輸入(24dB)，VGA2的增益g2是16倍于輸入(24dB)，VGA1的增益g1是從輸入的1倍(0dB)至16倍(24dB)變化時(shí)，會(huì)出現(xiàn)其值為1mV×16×16×(16-1)＝3840mV的一個(gè)過(guò)渡電壓脈沖。
由此可以理解，如果多個(gè)可變?cè)鲆娣糯笃鞯脑鲆媸请S機(jī)變化的，即使一個(gè)很低的補(bǔ)償電壓，在輸出端也會(huì)出現(xiàn)一個(gè)高的過(guò)渡電壓。這個(gè)過(guò)渡電壓會(huì)極大地破壞了接收機(jī)的性能。
如上所述，對(duì)于直接變換型的接收機(jī)，需要在幾乎整個(gè)基帶頻率控制增益。所以，由于出現(xiàn)在基帶電路的各個(gè)部分的直流補(bǔ)償電壓導(dǎo)致不利地出現(xiàn)放大器飽和的情況。為防止這一問(wèn)題，也許可以考慮在電路的合適位置設(shè)置高通濾波器從而阻斷直流成份傳輸?shù)姆椒āＨ欢?，在這樣的情況下，過(guò)渡電壓出現(xiàn)并且破壞取決于增益變化的接收性能。
本發(fā)明通過(guò)設(shè)定放大基帶信號(hào)并且是串聯(lián)連接的多個(gè)可變?cè)鲆娣糯笃鞯脑鲆妫钥刂苹鶐г鲆?，以減少因過(guò)渡現(xiàn)象而導(dǎo)致的電壓生成。在基帶電路中的多個(gè)可變?cè)鲆娣糯笃鞯脑鲆娴脑O(shè)定是通過(guò)如下方法進(jìn)行控制的1、為可能在某個(gè)時(shí)間變化的增益的變化量設(shè)定一個(gè)限量。如果超出該限量的增益變化是必然的，則該增益變化被分成多個(gè)變化量，每一變化量等于或低于限量，同時(shí)通過(guò)多次控制多個(gè)變化量，獲得一個(gè)期望的增益變化。
2、如果增益要增大，可變?cè)鲆娣糯笃鞯脑鲆鎻目拷斎氲哪莻€(gè)開(kāi)始順次增大。如果增益要減小，可變?cè)鲆娣糯笃鞯脑鲆鎻淖钸h(yuǎn)離輸入的那個(gè)開(kāi)始順次減小。
3、按照上述1或2或1與2的結(jié)合的方法，通過(guò)增益控制抑制過(guò)渡電壓的產(chǎn)生。
根據(jù)本發(fā)明，進(jìn)行增益控制，以致對(duì)于一個(gè)基帶信號(hào)設(shè)置多個(gè)可變?cè)鲆娣糯笃鞯脑鲆娴淖兓康纳舷?。進(jìn)一步，如果增益要增大，可變?cè)鲆娣糯笃鞯脑鲆鎻目拷斎氲哪莻€(gè)開(kāi)始順次增大。再進(jìn)一步，如果增益要減小，可變?cè)鲆娣糯笃鞯脑鲆鎻淖钸h(yuǎn)離輸入的那個(gè)開(kāi)始順次減小。由此，可以有效地抑制在增益控制中由于直流補(bǔ)償電壓而造成的過(guò)渡電壓的產(chǎn)生。
用于提供增益變化量的上限的增益控制與通過(guò)依據(jù)增益的增大與減小對(duì)多個(gè)可變?cè)鲆娣糯笃鞣峙洳煌脑鲆娣峙淇刂频慕Y(jié)合，使得能夠有效的抑制因直流補(bǔ)償電壓而造成的過(guò)渡電壓的產(chǎn)生。
如果本發(fā)明被應(yīng)用于直接變換基帶電路的增益控制，例如，象WCDMA類接收機(jī)那樣的具有寬動(dòng)態(tài)接收信號(hào)的直接變換基帶電路的基帶增益控制，本發(fā)明表現(xiàn)出顯著的優(yōu)點(diǎn)。
圖2是表示在圖1所給出的實(shí)施方式中的增益變換電路的工作情況的流程圖。
圖3是可變?cè)鲆娣糯笃鞯脑鲆骐S增益控制數(shù)據(jù)變化方式的示意圖。
圖4是表示一個(gè)增益分配電路的工作情況的流程圖。
圖5是由一個(gè)ROM構(gòu)成增益分配電路的示例的示意圖。
圖6是表示一個(gè)傳統(tǒng)的直接變換接收機(jī)的構(gòu)成的示意圖。
圖7是圖6所示的電路的基帶電路被簡(jiǎn)化為一個(gè)單端電路的示意圖。
圖8是公式(4)中如果Mof3是1mV且g3由輸入的1倍變?yōu)?6倍高時(shí)的波形示意圖。
圖9是公式(7)中如果Vof2是1mV，g3是輸入的16倍高，且g2從輸入的1倍變?yōu)?6倍時(shí)的波形示意圖。
圖10是是公式(10)中如果Vof1是1mV，g3和g2是輸入的16倍高，且g1從輸入的1倍變?yōu)?6倍時(shí)的波形示意圖。
發(fā)明的優(yōu)選實(shí)施方式圖1的示意圖表示本發(fā)明所給出的一個(gè)基帶增益控制電路的基本構(gòu)成。其中所給出的一個(gè)信號(hào)路徑，類似于圖7所示的傳統(tǒng)的電路，具有接收機(jī)接收信號(hào)基帶控制系統(tǒng)的構(gòu)成，如在WCDMA系統(tǒng)中的構(gòu)成那樣。圖1的框圖給出了一個(gè)單端電路，如傳統(tǒng)電路中所描述的那樣。(第一實(shí)施例)本發(fā)明的第一個(gè)實(shí)施例具有以下特征，它包含圖1中所示的一個(gè)增益分配電路112和一個(gè)增益變換電路113，且其中對(duì)增益變換電路113設(shè)置一個(gè)增益控制的上限。
所述的增益變換電路113是一個(gè)把輸入增益數(shù)據(jù)(增益數(shù)據(jù)對(duì)應(yīng)于分貝dB)變換為被實(shí)際設(shè)定給可變?cè)鲆娣糯笃鞯脑鲆孑敵鰯?shù)據(jù)(增益輸出對(duì)應(yīng)于分貝)的電路。
而且，增益分配電路112是一個(gè)具有把輸入自增益變換電路113的增益輸出數(shù)據(jù)作為增益控制數(shù)據(jù)分配給多個(gè)可變?cè)鲆娣糯笃鞯墓δ芎蛯?duì)數(shù)據(jù)進(jìn)行控制的功能的電路。在實(shí)施本發(fā)明的這個(gè)實(shí)施例中，它的電路的構(gòu)成方式是使得增益輸出數(shù)據(jù)(或稱之為增益輸出)要么是作為原樣，要么是統(tǒng)一地被放大或衰減后，被分配并被提供給多個(gè)可變?cè)鲆娣糯笃鳌?br> 這里，如果增益輸入發(fā)生較大變化，如從24dB發(fā)生48dB的變化成為72dB且這一變化被分別發(fā)映在這些可變?cè)鲆娣糯笃鞯脑O(shè)定值上，由直流補(bǔ)償電壓會(huì)生成一個(gè)高過(guò)渡電壓，就象在本發(fā)明要解決的問(wèn)題那部分?jǐn)⑹鲋兴敿?xì)描述的那樣。
考慮到這一情況，在本實(shí)施例中，設(shè)定一次可變化的增益的上限或最大臺(tái)階(MAXSTEP)。例如，MAXSTEP被設(shè)為2dB。通過(guò)如此設(shè)定，增益的變化量24dB就是通過(guò)12個(gè)變化量得到的，每個(gè)變化量為2dB，且每次變化的間隔是預(yù)定的時(shí)間間隔(預(yù)定間隔)。所以有效地抑制了過(guò)渡電壓的生成。
例如，圖8顯示了如果Vof3是1mV且增益g3由輸入的1倍(0dB)變?yōu)?6倍高(24dB)時(shí)的過(guò)渡電壓。產(chǎn)生峰值是1mV×(16-1)＝15mV的過(guò)渡電壓。
如果增益g3由22dB變?yōu)?4dB，即變化2dB，在1mV和22dB條件下會(huì)得到一個(gè)電壓X(dBm)，依據(jù)20log10X＝22dB其值為1mV×10(22/20)。所以，按照2dB的步進(jìn)來(lái)改變?cè)鲆?，效果是過(guò)渡電壓值為1mV×(16-10(22/20))＝3.4mV。
增益變換電路113把增益數(shù)據(jù)按照增益設(shè)定值輸出給增益分配電路112，增益分配電路112把增益設(shè)定值，要么按照原樣要么對(duì)其值進(jìn)行放大或衰減后，分別分配給可變?cè)鲆娣糯笃?02、103和104。
如上所述，各個(gè)可變?cè)鲆娣糯笃鞯脑鲆嫠艿目刂剖嵌啻蔚?，每次的時(shí)間間隔是預(yù)定的間隔，而且是根據(jù)增益的最大變化量或者說(shuō)是MAXSTEP進(jìn)行的，從而使過(guò)渡電壓的峰值被大大減小。
圖2是一個(gè)流程圖，它表示的是實(shí)現(xiàn)本發(fā)明的第一個(gè)實(shí)施例的工作情況。如果被輸入的增益輸入值高出當(dāng)前設(shè)定給可變?cè)鲆娣糯笃鞯脑鲆孑敵龅母叱霾糠值扔诨虼笥贛AXSTEP dB(即步驟s1中的“是”)，那么，當(dāng)前設(shè)定的增益輸出就被增加MAXSTEP dB從而獲得一個(gè)新的增益輸出設(shè)定值(步驟s4)。相反，如果被輸入的增益輸入值低于當(dāng)前設(shè)定的增益輸出的部分等于或大于MAXSTEP dB，(即s1步驟中的“否”且步驟s2中的“是”)，那么，當(dāng)前設(shè)定的增益輸出就被減去MAXSTEP dB從而獲得一個(gè)新的增益輸出設(shè)定值(步驟s6)。另一種情況下(步驟s1中的“否”且步驟s2中的“否”)，當(dāng)前設(shè)定的增益輸出就變成一個(gè)新設(shè)定的增益輸出(步驟s3)。這個(gè)操作按照每個(gè)預(yù)定的時(shí)間間隔(預(yù)定周期)來(lái)進(jìn)行(步驟s5和步驟s7)，直至增益輸出變?yōu)榈扔谠鲆孑斎搿?br> 結(jié)果是，在每個(gè)預(yù)定間隔期增益輸出的變化量被限定為MAXSTEP dB或更低。
也能夠給圖2的流程圖的循環(huán)次數(shù)設(shè)定一個(gè)最大值，以便于當(dāng)循環(huán)次數(shù)超過(guò)這個(gè)最大值時(shí)不再改變?cè)鲆孑敵觥?br> 圖3表示增益輸出隨增益輸入變化的方式。在圖3所給出的例子中，在時(shí)間t＝0，增益輸入與增益輸出相比顯著升高，然后，增益輸出在每個(gè)預(yù)定間隔提高M(jìn)AXSTEP的幅度。在時(shí)間t＝t1，增益輸入與增益輸出滿足增益輸入≤增益輸出+MAXSTEP。在此情況下，它們還滿足增益輸入≥增益輸出-MAXSTEP。這樣，增益輸出被設(shè)置為與增益輸入相等(增益輸出＝增益輸入)。其后，增益輸入被減小為一個(gè)更低的水平，使得在時(shí)間t＝t1之后，增益輸出在每個(gè)預(yù)定間隔減小一個(gè)MAXSTEP的幅度，且在時(shí)間t＝t2，增益輸出被設(shè)定為等于增益輸入(增益輸出＝增益輸入)。
可以看出，如果增益每次可以變化的量被設(shè)置了一個(gè)限定值，而且超過(guò)這個(gè)限定值的增益變化被控制，那么，則按照每次增益變化等于或低于增益變化的限定值的執(zhí)行多次控制，以便獲得一個(gè)需要的增益變化。即，控制多個(gè)增益變化量和最后的增益變化量等于或低于限定值。
所以，按照本發(fā)明的這一方式進(jìn)行的增益控制，即使增益輸入發(fā)生很大變化，增益的變化也是在一長(zhǎng)時(shí)間范圍內(nèi)逐漸發(fā)生的，以致于增益輸出的變化可以減小。由此，即使是在多個(gè)可變?cè)鲆娣糯笃髦写嬖谝粋€(gè)補(bǔ)償電壓，也有可能抑制突然的過(guò)渡電壓的生成。本發(fā)明的第二個(gè)實(shí)施例在第一個(gè)實(shí)施例中的描述的情形是增益分配電路113把增益控制數(shù)據(jù)均勻地分配給多個(gè)可變?cè)鲆娣糯笃鳌Ｈ绻谠鲆娣峙潆娐?13中采取另一種分配方法，也可以大大地抑制過(guò)渡電壓的生成。
在本發(fā)明的第二個(gè)實(shí)施例中，增益分配電路112所進(jìn)行的控制是把不同的增益控制數(shù)據(jù)提供給多個(gè)可變?cè)鲆娣糯笃鳌?br> 假定增益變換電路113把作為增益控制數(shù)據(jù)的增益數(shù)據(jù)原樣輸出。圖10中所給出的示例是如果Vof1是1mV，VGA1的增益g1從輸入的1倍(即0dB)變?yōu)?6倍(即24dB)時(shí)，g3和g2分別是最大增益24dB時(shí)的過(guò)渡電壓。生成的過(guò)渡電壓的峰值為1mV×(16-1)×16×16＝3840mV。
這是因?yàn)樵鲆鎔3和g2分別是最大增益24dB。為防止這種情況，增益分配電路按如下方式對(duì)增益進(jìn)行分配。
舉例說(shuō)，如果某個(gè)VGAx的增益變化了，那么該VGAx右側(cè)的所有VGA的增益被分別設(shè)置為最小值。
根據(jù)本發(fā)明給出的示例，最小增益為0dB。通過(guò)如此控制，過(guò)渡電壓被限制為1mV×(16-1)×1×1＝15mV。
圖4是表示本發(fā)明的第二個(gè)實(shí)施例中的增益分配電路112的工作情況的流程圖。在本實(shí)施例的增益分配電路112所進(jìn)行的控制中應(yīng)用了一個(gè)算法，該算法的內(nèi)容是，從靠近輸入的那個(gè)可變?cè)鲆娣糯笃鏖_(kāi)始，可變?cè)鲆娣糯笃鞯脑鲆骓槾卧龃螅绻鲆姹粶p小，那么，從遠(yuǎn)離輸入的那個(gè)可變?cè)鲆娣糯笃鏖_(kāi)始，可變?cè)鲆娣糯笃鞯脑鲆骓槾螠p小。增益分配電路112進(jìn)行如此控制，以致使本實(shí)施例的可變?cè)鲆娣糯笃鞯姆糯笤鲆娴淖畲笾底優(yōu)榭梢岳缡?4dB，增益分配電路的輸入增益數(shù)據(jù)(增益)被設(shè)定為24dB和48dB，各個(gè)可變?cè)鲆娣糯笃饕罁?jù)輸入增益數(shù)據(jù)的狀態(tài)而具有不同的增益。
在步驟s11中，判斷輸入給增益分配電路112的增益是否高于48dB。如果增益高于48dB，那么VGA1、VGA2、和VGA3被分別設(shè)置為24dB、24dB和(增益-48dB)，流程步驟操作返回步驟s11。如果步驟s11判斷的結(jié)果是該增益等于或低于48dB，則接著在步驟s12中判斷增益是否高于24Db。如果增益高于24dB，那么VGA1、VGA2、和VGA3被分別設(shè)置為24dB、(增益-24dB)、和0dB，流程步驟操作返回步驟s11。如果增益低于24dB，那么VGA1、VGA2、和VGA3被分別設(shè)置為增益、0dB、和0dB，流程步驟操作返回步驟s11。
如圖4所示的那樣，如果增益被分別作為可變?cè)鲆娣糯笃鞯脑鲆婵刂茢?shù)據(jù)分別分配給VGA1、VGA2和VGA3，且某個(gè)VGA被改變，那么，數(shù)據(jù)的控制就是使得相對(duì)于該VGA位于輸出一側(cè)的各個(gè)VGA的增益分別變?yōu)樽钚≡鲆妗?br> 在該實(shí)施例中分配給VGA1、VGA2、和VGA3的增益的示例中，增益分配電路實(shí)施的控制是基于這樣一個(gè)算法如果來(lái)自增益變換電路113的增益控制數(shù)據(jù)或者說(shuō)增益處于高水平(高于閾值48dB)，離輸入相對(duì)近的VGA1和VGA2的增益被提高為24dB，同時(shí)VGA3的增益保持為(增益-48dB)以滿足VGA1與VGA2＞VGA3；即，如果該增益是一個(gè)中間值(高于閾值24dB，且等于或低于閾值48dB)，那么VGA1、VGA2、和VGA3被設(shè)置為滿足VGA1(＝24dB)＞VGA2(＝增益-24dB)＞VGA3(＝0dB)；即，該增益處于低水平(低于24dB)，那么VGA1、VGA2、和VGA3被設(shè)置為滿足VGA1(＝增益)＞VGA2(＝0dB)與VGA3(＝0dB)。簡(jiǎn)言之，如果該增益將被增大，從靠近輸入的那個(gè)可變?cè)鲆娣糯笃鏖_(kāi)始的可變?cè)鲆娣糯笃鞯脑鲆骓槾卧龃?。如果增益將被減小，那么從最遠(yuǎn)離輸入的那個(gè)可變?cè)鲆娣糯笃鏖_(kāi)始，可變?cè)鲆娣糯笃鞯脑鲆骓槾螠p小。本發(fā)明的第三個(gè)實(shí)施例為了更有效地在本發(fā)明的增益控制中抑制過(guò)渡電壓，第三個(gè)實(shí)施例是本發(fā)明的第一與第二實(shí)施例的結(jié)合。它結(jié)合了通過(guò)為增益變化量設(shè)定一個(gè)上限而進(jìn)行的增益控制與通過(guò)依據(jù)增益的增大與減小把不同的增益分配給多個(gè)可變?cè)鲆娣糯笃鞫M(jìn)行的分配控制，因而能夠?qū)崿F(xiàn)以一種復(fù)合的方式來(lái)抑制過(guò)渡電壓的效果。
在該第三實(shí)施例中，增益變換電路113的構(gòu)成方式是使它實(shí)現(xiàn)第一實(shí)施例中給出的電路113中的最大臺(tái)階情況下的操作。增益分配電路112的構(gòu)成方式是使它象第二實(shí)施例中那樣來(lái)分配增益控制數(shù)據(jù)。
在第二實(shí)施例中過(guò)渡電壓被限制為1mV×(16-1)×1×1＝15mV的同時(shí)，過(guò)渡電壓在本實(shí)施例中被進(jìn)一步減小為1mV×(16-10(22/20))×1×1＝3.4mV。
當(dāng)使用流程圖給出描述的同時(shí)，通過(guò)用功能描述語(yǔ)言如VHDL描述實(shí)際功能，可以用硬件實(shí)現(xiàn)流程圖的功能。本發(fā)明的第四實(shí)施例作為本發(fā)明的另一個(gè)實(shí)施例，增益分配電路112的構(gòu)成可以采用一個(gè)ROM，電路的基本構(gòu)成與前述一樣。
圖5給出了增益分配電路112的構(gòu)成采用一個(gè)ROM的示例。如圖5中所示，來(lái)自增益變換電路113的一個(gè)增益設(shè)定值被設(shè)置成一個(gè)地址輸入，相應(yīng)于該地址輸入的各個(gè)可變?cè)鲆娣糯笃鞯脑鲆姹粡腞OM中讀出并被設(shè)置。對(duì)ROM寫入數(shù)據(jù)被預(yù)定為以便滿足圖4所給出的算法，使得增益分配電路的工作方式與前述幾個(gè)實(shí)施例中相同。
權(quán)利要求
1.一種增益控制方法，用于保持來(lái)自含有串接可變?cè)鲆娣糯笃?VGA)的基帶放大器的輸出的總放大增益，其采用預(yù)定增益限量和預(yù)定的時(shí)間間隔，其特征在于，它含有以下步驟為所述基帶放大器的所述輸出設(shè)定一個(gè)預(yù)定增益；把所述總放大增益與所述預(yù)定增益進(jìn)行比較；當(dāng)所述總放大增益比所述預(yù)定增益高出所述預(yù)定增益限量或更大時(shí)，把所述預(yù)定增益限量加入所述預(yù)定增益，或者當(dāng)所述總放大增益比所述預(yù)定增益低出所述預(yù)定增益限量或更大時(shí)，從所述預(yù)定增益中減去所述預(yù)定增益限量；以及重復(fù)上一步驟中的所述加法步驟或減法步驟，直至所述總放大增益變成等于所述預(yù)定增益。
2.如權(quán)利要求1所述的增益控制方法，其特征在于，重復(fù)步驟的次數(shù)以一個(gè)預(yù)定數(shù)為限。
3.如權(quán)利要求1所述的增益控制方法，其特征在于，所述的預(yù)定增益以如下方式被分配，當(dāng)所述總放大增益將要被增大時(shí)，所述VGA的增益按照從所述基帶放大器的輸入到輸出的串接順序順次增大，當(dāng)所述總放大增益將要被減小時(shí)，所述的VGA的增益按照從所述基帶放大器的輸出到輸入的串接順序順次減小。
4.一種增益控制方法，用于保持來(lái)自含有串接可變?cè)鲆娣糯笃?VGA)的基帶放大器的輸出的總放大增益，其采用預(yù)定增益限量和預(yù)定的時(shí)間間隔，其特征在于，它含有以下步驟為出自所述基帶放大器的所述輸出設(shè)定一個(gè)預(yù)定增益；把所述總放大增益與所述預(yù)定增益進(jìn)行比較；把所述的預(yù)定增益以如下方式進(jìn)行分配，當(dāng)所述總放大增益將要被增大時(shí)，所述VGA的增益按照從所述基帶放大器的輸入到輸出的串接順序順次增大，當(dāng)所述總放大增益將要被減小時(shí)，所述的VGA的增益按照從所述基帶放大器的輸出到輸入的串接順序順次減小。
5.一個(gè)含有串接的可變?cè)鲆娣糯笃?、用于保持總放大增益的基帶放大器，其特征在于，它包括一增益變換電路，其用于為所述基帶放大器的輸出設(shè)定一個(gè)預(yù)定增益；用于把所述總放大增益與所述預(yù)定增益進(jìn)行比較；用于當(dāng)所述總放大增益比所述預(yù)定增益高出預(yù)定增益限量或更大時(shí)，把所述預(yù)定增益限量加入所述預(yù)定增益，或者當(dāng)所述總放大增益比所述預(yù)定增益低出所述預(yù)定增益限量或更大時(shí)，從所述預(yù)定增益中減去所述預(yù)定增益限量；以及用于重復(fù)上面所述加法步驟或減法步驟，直至所述總放大增益變成等于所述預(yù)定增益；和把所述增益變換電路的輸出進(jìn)行分配的增益分配電路。
6.如權(quán)利要求5所述的基帶放大器，其特征在于所述增益變換電路的所述輸出被均等地分配給所述VGA。
7.如權(quán)利要求5所述的基帶放大器，其特征在于所述的重復(fù)步驟的次數(shù)以一個(gè)預(yù)定數(shù)為限。
8.如權(quán)利要求5所述的基帶放大器，其特征在于所述的增益分配電路把所述的預(yù)定增益以如下方式進(jìn)行分配，當(dāng)所述總放大增益將要被增大時(shí)，所述VGA的增益按照從所述基帶放大器的輸入到輸出的串接順序順次增大，當(dāng)所述總放大增益將要被減小時(shí)，所述的VGA的增益按照從所述基帶放大器的輸出到輸入的串接順序順次減小。
9.一個(gè)含有串接的可變?cè)鲆娣糯笃鳌⒂糜诒３挚偡糯笤鲆娴幕鶐Х糯笃?，其特征在于，它包括一增益變換電路，其用于為所述基帶放大器的輸出設(shè)定一個(gè)預(yù)定增益，用于把所述總放大增益與所述預(yù)定增益進(jìn)行比較；以及一個(gè)增益分配電路，其用于以下述方式分配所述增益變換電路的輸出，即，當(dāng)所述總放大增益將要被增大時(shí)，所述VGA的增益按照從所述基帶放大器的輸入到輸出的串接順序順次增大，當(dāng)所述總放大增益將要被減小時(shí)，所述的VGA的增益按照從所述基帶放大器的輸出到輸入的串接順序順次減小。
全文摘要
一種控制基帶增益的方法及電路,它對(duì)基帶電路中的多個(gè)可變?cè)鲆娣糯笃鞯脑鲆孢M(jìn)行設(shè)定從而抑制過(guò)渡電壓的生成。增益變換電路提供了每次增益變化量的限定值,當(dāng)增益輸入數(shù)據(jù)變化太大,并且執(zhí)行了超出限定量的增益變化,變化量被分成等于或小于限定值的多個(gè)變化量,控制可變?cè)鲆娣糯笃鲝亩鴮?shí)現(xiàn)所需的增益變化。增益分配電路根據(jù)增益變換電路的增益輸出數(shù)據(jù)對(duì)各個(gè)可變?cè)鲆娣糯笃鞣峙湓鲆婵刂茢?shù)據(jù)。
文檔編號(hào)H03G3/10GK1344062SQ01142128
公開(kāi)日2002年4月10日 申請(qǐng)日期2001年9月13日 優(yōu)先權(quán)日2000年9月13日
發(fā)明者市原正貴 申請(qǐng)人:日本電氣株式會(huì)社